БІСТАБІЛЬНІ СХЕМИ І ТРИГЕРИ

Бістабільні схеми і тригери будуються на основі ланцюжків ключів, у яких присутні не тільки прямі зв'язки між ключами, а й позитивні зворотні зв'язки. В якості елемента пам'яті найбільш часто використовуються бістабільні осередки, які мають два стійких стану, відповідних логічного 0 або логічної 1. Якщо в послідовної ланцюжку ключів виділити пару сусідніх ключів, ізолювавши розглянуту пару від попередніх і наступних ланок ланцюжка і з'єднавши вихід наступного (другого) ключа (? 2 зі входом попереднього (першого) і, навпаки, вихід першого входом другого (рис. 9.9, а), ми отримаємо схему, яка називається бістабільною осередком (БЯ) (умовне позначення БЯ дано на р с. 9.9, б).Бістабільних осередок разом з ланцюгом управління складають схему будь-якого тригера. Хоча схемою бістабільною осередку відповідає симетрична конфігурація, електрично вона є асиметричною, оскільки один з ключів замкнений, а другий відкритий і насичений. Мета управління бістабільною осередком полягає в тому, щоб за допомогою зовнішніх сигналів задавати ту чи іншу з двох стійких станів.

Мал. 9.9

Процеси перемикання, т. Е. Перехід транзистора з одного в інший стан, розглянемо на прикладі однієї з поширених схем тригера - тригера Шмітта (рис. 9.10).

В основі тригера Шмітта лежить схема перемикача струму, розглянута раніше в п. 9.2, в яку включений дільник напруги (Я р # 2 ).

Припустимо, що в початковому стані транзистор УТ 1 замкнений, т. Е. І К1 = £ до , а УТ 2 знаходиться в активному режимі, т. Е. І К2 = £ До - / 0 Д до > і Б2 =

- £ до Я 2 / (# 1 + # 2 ). Нехай в якийсь момент вхідний сигнал С / вх перевищує напруга відмикання на деяку малу величину, тоді з'являється якесь мале збільшення струму Д / К1 , яке викликає такі збільшення потенціалів:

Д £ / К 1 = Д / К1 Н К , ДС / Б2 = Я 2 Д? 7 К1 / (Л 1 + /? 2 ), = ^^ Б2 *

Зміна ДС / Е призведе до додаткового приросту колекторного струму першого транзистора Д / вд> Д / К1 , т. Е. В схемі розвивається лавиноподібний процес, в результаті якого струм / 0 переходить в транзистор УТ 1 і він відкривається, а УТ 2 - закривається .

Вхідна напруга £ / вх , яке викликає стрибкоподібне перемикання УТ 1 і УТ 2 називають напругою (порогом) спрацьовування тригера. Щоб повернути тригер в початковий стан, потрібно зменшити вхідний потенціал до значення, близького до початкового значення (У Б2 , при якому починає відмовлятися УТ 2 .

Вхідна напруга С7 ВХ , при якому відбувається стрибкоподібне перемикання струму з УТ ^ в УТ 2 , називається напругою (порогом) відпускання тригера. Аналіз показує, що напруга відпускання менше напруги спрацювання.

Вихідний сигнал в розглянутому тригері знімається з колектора УТ 2 , який не охоплений зворотним зв'язком. Крім того, УТ 2 працює в активному (ненасиченому) режимі. В результаті тривалість перехідних процесів через практичну від-

Мал. 9.10

відсутністю накопичення і розсмоктування носіїв істотно менше, ніж у бістабільною осередки, де транзистори працюють в режимі насичення.

ЛОГІЧНІ ЕЛЕМЕНТИ НА БІПОЛЯРНИХ ТРАНЗИСТОРАХ

Електронні схеми, що виконують найпростіші логічні операції, називаються логічними елементами (ЛЕ). Логічні елементи використовуються в більшості цифрових мікросхем і багато в чому визначають їх параметри. Логічні функції є операції над логічними змінними (величинами) А, В, С і т. Д. Логічні змінні характеризуються двома взаємовиключними значеннями: включено і вимкнене, істинно і хибно, є і немає і т. Д. Для операцій з такими логічними величинами використовується двійковий код,

в якому величина А = 1, а А = 0 (через А позначено «не А"), т. е. кожна логічна змінна приймає тільки одне значення: 1 або О.

Всі логічні функції з будь-яким числом логічних змінних можна отримати за допомогою трьох основних операцій:

  • 1) логічного заперечення (інверсії, тобто. Е. Операції НЕ), яке записується у вигляді В = А;
  • 2) логічного складання (диз'юнкції, т. Е. Операції АБО), яке записується для двох змінних в формі С = А 4 В, причому С = 1 при А = 1 або В = 1, або ж при А = В = 1 ;
  • 3) логічного множення (кон'юнкції, т. Е. Операції І), яка для двох змінних представляється як С = - А • В, т. Е. С = 1, коли А = В = 1.

Комбінація логічних операцій НЕ і АБО дає більш

складну функцію АБО-НЕ, яка записується як С = А + В. Тут значення С, протилежні її значенням для операції АБО. Поєднання операцій НЕ і І утворює функцію І-НЕ і записується як С = А • В. Схемні ЛЕ реалізують зазвичай одну або кілька функцій: НЕ, І, АБО, І-НЕ, АБО-НЕ, умовні позначення яких представлені на рис. 9.11. Поєднуючи відповідним чином ці схемні ЛЕ, побудовані в основному на розглянутих вище ключах (инверторах), можна отримати мікросхему, що виконує будь-яку більш складну

Мал. 9.11

операцію. В ЛЕ логічні 0 і 1 представляються напругою або рівнем нуля і 0 і напругою або рівнем одиниці і 1 . Різниця рівнів одиниці і нуля називають логічним перепадом і л - і 1 - і 0 .

ЛЕ підрозділяються по режиму роботи на статичні і динамічні. Статичні ЛЕ можуть працювати в статичному і імпульсному режимах, а динамічні ЛЕ працюють тільки в імпульсному режимі. Статичні ЛЕ найбільш широко використовуються в сучасних ІС. Найбільшого поширення набули ЛЕ на біполярних і МДП-транзисторах.

Схемні елементи інтегральних логічних елементів називають транзисторними логіками. Найбільш поширеними транзисторними логіками на біполярних транзисторах є: транзисторних-транзисторна логіка, емітерний-пов'язана логіка, інтегральна инжекционная логіка.

Відмітною ознакою ЛЕ транзисторних-транзисторної логіки (ТТЛ) є многоеміттерного транзистор (МЕТ) (див. Гл. 7) УТ Р включений у вхідний ланцюг ЛЕ (рис. 9.12). У базовій ланцюга УТ 1 включений резистор і вихідний інвертор (ключ) на УТ 2 з резистором /? 2 в колекторної ланцюга. Найпростіший елемент ТТЛ, наведений на рис. 9.12, виконує логічну функцію І-НЕ (С = А • В), при цьому МЕТ УТ, виконує логічну операцію І над змінними А і В. Такі елементи використовуються в великих інтегральних схемах (ВІС). Однак схема, наведена на рис. 9.12, не знайшла широкого застосування внаслідок низької завадостійкості, малої здатності навантаження, низького швидкодії при роботі на ємнісне навантаження і жорстких вимог до параметрів елементів.

Мал. 9.12

Мал. 9.13

Базовим елементом для мікросхем малої і середньої інтеграції, а також в вихідних каскадах БІС став елемент зі складним інвертором (рис. 9.13, а). Цей елемент, як і попередній, реалізує логічну функцію І-НЕ. Тут УТ 1 і Я виконують ту ж роль, що і в схемі на рис. 9.12. Інша частина схеми являє собою складний інвертор, де УТ 2 і Я 2 > Я 3 - проміжний каскад, а УТ 3 , УТ 4 , УТ 5 і резистор # 4 - вихідний каскад. Транзистор УТ 5 використовується в діодному включенні ( і БК = 0). З колектора і емітера УТ 2 на бази УТ 4 і УТ 3 подаються керуючі сигнали, які забезпечують протифазне перемикання цих транзисторів, т. Е. Якщо один з них включений, то інший вимкнений. Розглянемо процеси в цій схемі. Припустимо, на одному або декількох входах і вх = і ° = 0, т. Е. Поданий логічний 0. Тоді відповідні емітери МЕТ УТ, знаходяться під нульовим напругою, їх емітерний переходи зміщені в прямому напрямку. Аналіз показує, що в такій схемі колекторний перехід знаходиться в насиченні. При цьому струм в колекторної ланцюга і напруга на колекторі і, отже, на базі транзистора УТ 2 близькі до нуля. Напруга £ / до при / к = 0 дорівнює £ / ке = = Ф 7 .1п (1 + 1 / Р 7 ) (де Р 7 - інверсний коефіцієнт передачі струму) і зазвичай не перевищує (2 ... 3) ф г , тому транзистор УТ 2 закритий, УТ 3 також закритий, а УТ 4 - відкритий, оскільки в його базу втікає струм, що задається резистором Я 2 . Оскільки УТ 2 закритий,

то напруга на виході відповідає напрузі високого рівня, яке можна оцінити за формулою

де 21 / ^ з - падіння напруги на емітерний переходах транзисторів УТ 4 і УТ 5 (величина £ / ^ е зазвичай порядку 0,45 ... 0,5 В). Через ці переходи протікає вихідний струм, який є вхідним струмом наступних навантажувальних елементів.

При подачі і 1 на всі входи МТ 1 транзистор УТ 2 відкривається колекторним струмом вхідного транзистора УТ 1 і переходить в режим насичення. Напруга на його колекторі знижується і транзистор УТ 4 закривається, а УТ 3 відкривається емітерним струмом УТ 2 і насичується. Вихідна напруга С / вих = £ / ° визначається напругою насичення УТ 3 . Призначення транзистора УТ 5 полягає в тому, щоб підтримувати закритий стан УТ 4 при зниженні вихідної напруги.

Через резистор Д 3 протікає базовий струм УТ 3 під час процесу розсмоктування. Резистор Я 4 служить для обмеження імпульсного струму УТ 4 при перемиканні зі стану £ / нмх = С / ° в стан (7 ВИХІД - і 1 .

Здатність навантаження елемента ТТЛ зі складним інвертором в стані (У ВЬ1Х = і за рахунок УТ 4 більше приблизно в р 4 разів у порівнянні з найпростішим елементом ТТЛ на рис. 9.12. Вихідна характеристика елемента ТТЛ зі складним інвертором (рис. 9.13, б суцільна лінія ) подібна за формою вихідним характеристикам звичайних інверторів (ключів), але йде вище, оскільки в цьому випадку £ / ВЬ1Х більше через більш високої напруги джерела живлення (у ип . Однак ця характеристика йде більш полого при деяких значеннях С / вх (ділянка А на рис. 9.13, б).

Полога ділянка А вихідний (передавальної) характеристики можна скорегувати за рахунок заміни резистора Я 3 складнішою коректує ланцюгом, що включає, крім резисторів, також і додатковий транзистор. В результаті вихідна характеристика на рис. 9.13, б прийме на ділянці А форму, відповідну пунктирною кривою.

Логічний елемент зі складним інвертором займає велику площу на кристалі, ніж елемент на рис. 9.12, і потребля-

Мал. 9.14

ет більшу потужність, тому його застосування обмежене цифровими ІС малому і середньому ступені інтеграції. Для підвищення швидкодії елементів ТТЛ в них використовують транзистори з діодом Шотткі або ЛЕ емітерний-зв'язаної логіки (ЕСЛ), відмінною рисою яких є використання перемикача струму (див. Гл. 8) з транзисторами, які працюють в активному режимі, що виключає режим насичення і пов'язане з ним розсмоктування носіїв, зменшує тимчасову затримку і підвищує швидкодію.

Найпростішими елементами ЕСЛ є елементи малосигнальної емітгерно-пов'язаної логіки (МЕСЛ ) (рис. 9.14), які використовуються у внутрішніх ланцюгах середніх інтегральних схем (СІС) або БІС. Наведена схема містить два вхідних транзистора УТ вх1 і УТ вх2 (насправді їх може бути більше) і генератор струму в формі токозадающего резистора Д е . Емітери всіх транзисторів з'єднані (пов'язані), що і визначає назву логіки ЕСЛ. Особливістю застосування МЕСЛ є використання негативного напруги харчування -С / ип , що послаблює вплив його зміни на рівні 17 ° і С / 1 . У схемі рис. 9.14 на інверторному виході 1 реалізується логічна функція АБО-НЕ - * = А + В, а на прямому виході 2 - функція або - ■> ¥ 2 = А + В. Опорна напруга £ / оп , вхідні

і вихідні напруги мають негативну полярність через негативної полярності напруги джерела живлення £ / ип . При С / вх = і 0 <- і оп транзистори УТ вх1 і УТ вх2 закриті, а УТ оп - відкритий. Напруга на інверсному виході 1 одно і 1 і визначається падінням напруги на резисторі в колекторної ланцюга опорного транзистора при протіканні вихідного струму / " их в навантаженні, т. Е. І 1 = - / ' их Д К = л / 0 Л до / ( Р + 1) (Р - ко коефіцієнт передачі струму останнього ЛЕ). Ця напруга знижується з ростом числа навантажень (д), що обмежує здатність навантаження цього елемента ЕСЛ в стані (/ вих = V х . У колекторної цінуй відкритого опорного транзистора УТ оп про-

тека ток / к "/ е = - (З / ип - £ / оп - З / £ е) / Я е , отже, напруга на прямому виході 2 одно

Якщо £ / вх - I / 1 , то відповідні вхідні транзистори, куди подано цю напругу, відкриваються, а УТ оп закривається, тоді

З (9.6) видно, що напруга низького рівня £ / £ Ь | х1 (логічний 0) на інверсному виході зменшується при зростанні вхідної напруги через зростання струму / е , при цьому на прямому виході

Логічний перепад і л для МЕСЛ становить всього 0,3 ... 0,5 В. Через такого малого логічного перепаду елементи МЕСЛ мають порівняно низьку завадостійкість. Споживана потужність практично однакова для обох станів ЛЕ, оскільки струм / е мало змінюється при перемиканні.

Для підвищення швидкодії елементів МЕСЛ необхідно зменшувати ємності р -л переходів, паразитні ємності провідників, опір бази, обмежувати число навантажень і збільшувати граничну частоту транзисторів.

У разі підвищеної ємності навантаження (С н > 10 пФ) і великій кількості навантажень (> 10) в швидкодіючих ИС застосовують більш складні елементи ЕСЛ (рис. 9.15). Схема на рис. 9.15 в порівнянні з розглянутої раніше містить додатково

Мал. 9.15

два вихідних емітерний повторювача УТ Е п з резисторами Яд п . Принцип роботи цієї схеми такий же, як і раніше розглянутої, проте їх основні властивості можуть сильно відрізнятися. Через більшої напруги харчування елементи цієї ЕСЛ в порівнянні з розглянутими в МЕСЛ мають більший логічний перепад, кращі стійкість і здатність навантаження, великі допустиму ємність навантаження, споживану потужність і займану на кристалі площа. Елементи ЕСЛ з еміттерними повторителями застосовуються в надшвидкодіючих цифрових мікросхемах малої і середньої ступенів інтеграції.

Багатьох з перерахованих недоліків позбавлені логічні елементи, побудовані на основі інтегральної инжекционной логіки (І 2 Л) У які не мають аналогів в дискретних транзисторних схемах і виконуються тільки в інтегральному виконанні.

Характерною особливістю схем І 2 Л є індивідуальне харчування бази кожного транзистора від індивідуального генератора струму. У конструкціях БІС з інжекційних харчуванням використовуються складні біполярні структури, в яких поєднуються області многоколлекторних транзисторів типів п-р-п і р - п-р (див. Гл. 7). В силу такого суміщення і переплетення великої кількості елементів ІС для ЛЕ І 2 Л не існує (не використовуються) принципові електричні схеми. Як правило, їх робота описується за допомогою еквівалентних схем. Індивідуальні генератори струму реалізуються найчастіше за допомогою МКТ, включених по схемі з ПРО. на

Мал. 9.16 зображена еквівалентна схема двох послідовно включених ЛЕ [6], де VT T двухколлекторний токозадающій транзистор р - п -р, приєднаний через токозадающій резистор R H до ланцюга харчування, що є спільною для всього кристала БІС. Токозадающій транзистор зазвичай є многоколлекторних з числом колекторів л, що доходить до декількох сотень.

Транзистор VT T задає постійні струми ОСД ^ л в бази п-р -л-транзисторів VT nl і VT n 2 , де / і - струм інжектора, що припадає на один логічний еле

Мал. 9.16

мент. Транзистори УТ п1 і УТ п2 називаються перемикачів і включені за схемою з ОЕ, а токозадающій УТ т - за схемою з ПРО.

Термін "інспекційне харчування" означає, що живлять струми утворюються за рахунок інжекції нерівноважних дірок в еміттерную область інжектора через інжекторний р -л-перехід, напруга на якому становить 0,7 ... 0,8 В (при Т ° = 25 ° С ); струми харчування / п однакові і рівні

Якщо на вхід УТ п1 подано напругу £ / " х1 = і 0 ~ О, яке визначається насиченим (відкритим) транзистором попереднього логічного елемента, то струм / п цього елемента відгалужується в зовнішній ланцюг (в ланцюг попереднього ЛЕ), транзистор УТ п1 закритий і його ток бази дорівнює нулю. Колекторний струм УТ п1 теж дорівнює нулю і весь струм / п генератора струму тече в базу транзистора УТ п2 (він відкритий і його пряме напруга база-емітер дорівнює 0,5 ... 0,7 В). На виході УТ п1 (колектор цього транзистора) буде таке ж напруга. Ця напруга відповідає (Л, т. Е. При С / вх1 = і 0 на виході транзистора УТ п1 буде £ / вих = V х .

При £ / вх1 = і 1 ток / п втікає в базу УТ п1 , оскільки і х х визначається колекторним напругою закритого транзистора попереднього ЛЕ. Транзистор УТ п2 відкритий, і струм в його колекторної ланцюга дорівнює теж / п , оскільки він випливає з входу УТ п2 , т. Е. В цьому випадку для УТ ^ ми маємо / Б = / к = / п , транзистор УТ п1 знаходиться в режимі насичення, і напруга на його виході дорівнює С / вих1 = і 0 . Аналогічна ситуація буде і для другого виходу УТ п1 , якщо до нього підключені наступні ЛЕ. Таким чином, логічна операція інверсії виконується по усіх виходах.

Вхідна характеристика розглянутого елемента = / (/ п ) при заданому струмі інжектора аналогічна за формою, а при / і = О збігається з характеристикою звичайного транзистора. При збільшенні / і характеристика, зберігаючи форму, зсувається по осі абсцис в ліву сторону. Робоча область характеристик розташовується при / Б <Про. При заданому струмі інжектора значення С / ве = і х для / Б = 0. Структура, в якій реалізована еквівалентна схема на рис. 9.16, має низькі значення коеффіці

ента передачі р п = 5.Л0 перемикача транзистора через його інверсного включення. Мінімальний логічний перепад для розглянутого елемента становить і л = (5 ... 6) <р г .

До кожного виходу ЛЕ може бути приєднаний тільки один навантажувальний елемент, отже, здатність навантаження дорівнює числу колекторів перемикача транзистора. Число колекторів ( п ) обмежена коефіцієнтом р, який зменшується пропорційно 1 / н, і зростанням опору бази, що призводить до збільшення падіння напруги на ньому зі збільшенням п у а це викликає нерівномірне зміщення еміт- терного р - ^ переходу. Типові значення п = 2 ... 4, але для спеціальних структур ця величина може бути 10 ... 20.

Середня потужність Р ср , споживана елементом І 2 Л, дорівнює Р ср = і / і , де 1 / ^ е - пряме напруга на инжекторном р-л переході. Величина Р гр визначається токозадающего резистором Я і , який зазвичай розміщують поза мікросхеми. Змінюючи Я і чи £ / ип , можна в межах трьох-чотирьох порядків регулювати струм живлення ЛЕ, потужність і швидкодія.

Мінімальна середня затримка, т. Е. Максимальну швидкодію, визначається часом розсмоктування носіїв в областях перемикача транзистора. Для даної структури найбільший заряд неосновних нерівноважних носіїв (дірок) накопичується в високоомному емітерний шарі внаслідок інжекції дірок з базової області в режимі насичення перемикача транзистора. Мінімальна середня затримка визначається ефективним часом життя дірок і становить 10 ... 20 нс. Низька швидкодія таких ЛЕ є їх головним недоліком. У зв'язку з цим було запропоновано велику кількість нових структур І 2 Л з підвищеною швидкодією, наприклад, структура елемента з діодами Шотткі двох типів і структури, створювані шляхом багаторазових операцій поєднання. Такі структури є перспективними для використання в цифрових НВІС, оскільки забезпечують мінімальну затримку, що не перевищує 1 нс, і енергію перемикання ~ 0,03 ... 0,05 пдж в режимі малих струмів інжектора. Елементи І 2 Л відрізняються від інших елементів на біполярних транзисторах малої споживаної потужністю і малої займаною площею на кристалі при великій середньої затримки і поганий завадостійкості.

 
< Попер   ЗМІСТ   Наст >