ЛОГІЧНІ ЕЛЕМЕНТИ НА ПОЛЬОВИХ ТРАНЗИСТОРАХ

Дуже великий вхідний опір МДП-транзисторів дозволяє створювати ЛЕ динамічного типу з малою площею на кристалі і малою споживаною потужністю при відносно низькому швидкодії. ЛЕ арсенід-галієвих ІС на МЕП-транзисторах (транзисторах з контактом метал-напівпровідник) з каналами л-типу мають надвисоким швидкодією. В основі ЛЕ на ПТ лежать інвертори (ключі) на л канальних МДП-транзисторах і комплементарних транзисторах (розділ 9.3). Розглянемо логічні елементи І-НЕ і АБО-НЕ на л-канальних і комплементарних транзисторах.

На відміну від елементарного інвертора (ключа) (див. Рис. 9.5) в ЛЕ І-НЕ замість одного включено т активних транзисторів, які при тій же структурі і напружених дають в т разів менший струм. На рис. 9.17 зображений ЛЕ І-НЕ з двома послідовно включеними активними транзисторами УТ 01 і УТ 02 і один пасивний УТ П [6]. Якщо на вхід 1 або вхід 2, або на обидва

входу одночасно подати напругу низького рівня C / °, то або один з відповідних транзисторів, або обидва транзистора УТ 01 і УТ 02 закриті, струм через пасивний транзистор УТ П не протікає і на виході встановлюється напруга високого рівня і 1 = С / ІП1 . Якщо ж на входи надходить напруга і 1 у той все активні транзистори відкриті і на виході встановлюється напруга і 0 .

Розглянуті логічні елементи мають приблизно ті ж характеристики і параметри, що і інвертор на рис. 9.5, якщо ввести ефективну питому крутизну активного транзистора До л еф = К А / т, де К я - питома крутість окремого транзистора.

Передавальні характеристики, напруга і стійкість ЛЕ визначаються відношенням До п / К а зф п - ефективна питома крутість пасивного транзистора). Щоб зберегти ці характеристики незмінними, ЛЕ повинен мати параметр К п / К п в т разів менше, ніж у інвертора. На практиці це відношення зменшують за рахунок До п у проте при цьому пропорційно т повели-

Мал. 9.17

чивается час перемикання, т. е. швидкодію виходить гірше, ніж у окремого інвертора. Швидкодію можна зберегти на рівні інвертора, але при цьому підвищується рівень логічного нуля і 0 і знижується стійкість.

Для реалізації логічної операції АБО-НЕ застосовується паралельне включення активних транзисторів. Якщо хоча б на один з входів подається напруга С / 1 , то відповідний активний транзистор відкритий і на виході встановлюється потенціал і 0 . При С / вих = Ц ° на всіх виходах всі активні транзистори закриті і на виході встановлюється напруга С / 1 , що дорівнює напрузі харчування.

Передатна характеристика, напруги £ 7 °, £ 7 1 і стійкість перед перешкодами будуть такими ж, як у інвертора при £ / вх = £ 7 ° на одному з входів і змінюється напрузі на іншому. Якщо на обох входах напруга івменяется одночасно, то £ 7 ° зменшується і стійкість зростає.

На відміну від елемента І-НЕ швидкодію АБО-НЕ вище і мало залежить від числа його входів, оскільки ємності транзисторів ЛЕ складають лише малу частину загальної ємності С н .

ЛЕ на комплементарних транзисторах І-НЕ (рис. 9.18, а) з послідовним і паралельним включенням відповідно л-канальних і р-канальних транзисторів відповідно мають характеристики і параметри, близькі до инвертору, представленому на рис. 9.8, а, ефективна питома крутість транзисторів якого До п ^ = К п / т> До РЕФ = ТК р (індекс п відноситься до л канальному, а р - до р-канального МДП-транзистора). При тих же геометричних розмірах транзисторів, що і в

Мал. 9.18

инверторе, ток, що задається л канальними транзисторами у відкритому стані, зменшується в т разів, а струм, що задається р-канальними транзисторами, збільшується в т разів. З ростом т відношення До паф / К РЕ ф зменшується і стійкість перед перешкодами

і * падає. Зі зміною т середня тимчасова затримка змінюється порівняно мало в порівнянні з елементом на л-канальних транзисторах. Для т> 5 середня затримка зростає пропорційно т.

Функція АБО-НЕ реалізується за допомогою паралельного включення л-канальних і послідовного включення р канальних транзисторів (рис. 9.18, б). У цьому логічному елементі параметри До п ^ і К р ^ в порівнянні з інвертором рівні До п ^ = = ТК гГ До ре ф = К р / т. З ростом т зменшується стійкість перед перешкодами логічному нулю і® , на противагу попередньому випадку, коли зменшується стійкість перед перешкодами і по

логічної одиниці. Середня тимчасова затримка збільшується пропорційно т, т. Е. Сильніший у порівнянні з елементом І-НЕ. Останні з точки зору швидкодії є кращими, ніж ЛЕ АБО-НЕ.

Крім розглянутих ЛЕ на МДП-транзисторах використовуються також так звані динамічні схеми , в яких відбувається короткочасне запам'ятовування інформації з використанням конденсаторів, сформованих ємностями самих транзисторів з індивідуальними каналами.

У логічних елементах надшвидкодіючих ІС використовуються МЕП-транзистори на основі СААВ.

9.7. Елементи напівпровідникових запам'ятовуючих пристроїв

Цифрові напівпровідникові ІС пам'яті використовуються в оперативних (ОЗУ) і постійних ( ПЗУ) запам'ятовуючих пристроях. ПЗУ зберігають інформацію при відключенні джерела живлення, тоді як в ОЗУ вона втрачається. Статичні ОЗУ пам'яті можуть зберігати інформацію протягом тривалого часу, а динамічні ОЗУ - обмежений час. Статичні ОЗУ володіють максимальною швидкодією, а динамічні ОЗУ забезпечують максимальну інформаційну ємність і мінімальну споживану потужність. Велика частина БІС пам'яті створюються на МДП-транзисторах, а ІС пам'яті - на біполярних

транзисторах, які володіють підвищеною швидкодією, але меншою інформаційною ємністю.

Оперативні ЗУ складаються з накопичувача і схем управління. Дані, які необхідно запам'ятати, зберігаються в накопичувачі. Схеми управління включають підсилювачі, різного роду ключі, комутатори, дешифратори і т. Д.

Накопичувач складається з елементів пам'яті в основному на базі бістабільних осередків (див. П. 9.4), кожна з яких зберігає один біт інформації, відповідної зберігання логічних 0 та 1.

Найчастіше бістабільних осередок є симетричний тригер, що містить два інвертора з перехресними зворотними зв'язками; вихід першого інвертора з'єднаний зі входом другого, а вихід другого - зі входом першого.

У ОЗУ використовується досить багато типів запам'ятовуючих осередків, деякі з них, найбільш поширені, представлені на рис. 9.19.

Осередок на МДП-транзисторах з р каналами є тригер (транзистори УТ, -ут 4 ) з керуючими ключами УТ 5 і УТ 6 , з'єднаних шинами стовпчика У 'і У "(рис. 9.19, а). При відсутності вибірки напруга на шині X близько до нуля, транзистори УТ 5 і УТ 6 закриті, тригер відключений від шин шпальти і елемент пам'яті зберігає раніше записану інформацію.

При запису інформації на одну з шин стовпчика подають напругу £ / °, а на іншу - напруга С / 1 , після цього на адресну шину X надходить позитивний імпульс з амплітудою, близькою до напруги джерела живлення {/ ип , який відкриває транзистори УТ Г) і УТ е і в точках Ап в устанавлива-

Мал. 9.19

ються такі ж напруги, що і на шинах У ', У ", і тригер знаходиться в необхідному стані.

В режимі зчитування під час вступу на шину X імпульсу вибірки УТ 5 і УТ 6 відмикаються і на шинах стовпця встановлюються напруги, що відповідають стану тригера (С / ° на одній з шин і V и на інший), які сприймаються підсилювачем зчитування. Таким чином, імпульс на адресній шині в обох режимах грає роль тактового імпульсу.

На рис. 9.19, б зображена запам'ятовує осередок динамічного типу, в якій інформація зберігається за допомогою конденсаторів З { і С 2 , сформованих транзисторами. алгоритм

запису та зчитування аналогічний попередньому випадку.

При записи на шини У 'і У "подані відповідно рівні О і - £ з = і 1 . Рівень - £ з через ключ УТ 4 надходить на затвор УТ ,, який буде відкритий. На затвор УТ 2 подається рівень 0 і він буде закритий . На ємностях з 1 і с 2 напруги матимуть значення відповідно і С1 = - <* з , і с2 = 0. Залишковий струм замкненого УТ 2 малий, і конденсатор с г буде розряджатися дуже повільно. Отже, і сл і і С2 будуть зберігатися тривалий

час.

Для підтримки напруги на ємності постійним при її неминучому розряді при зчитуванні здійснюють регенерацію, тобто. Е. Періодично роблять запис того ж коду. Динамічні запам'ятовуючі осередки через відсутність джерела живлення в режимі зберігання не споживають потужності, тому вони економічніше статичних.

Запам'ятовуючі осередки на МДП (МОП) -транзісторах економічніше і компактніше в порівнянні з осередками на біполярних транзисторах. Однак останні мають краще швидкодією, ніж МДП-осередки.

Серед БТ найбільшого поширення набули осередки пам'яті статичного типу. Приклад такого осередку на основі МЕТ УТ! і УТ 2 зображений на рис. 9.20 [6]. Шина рядки X 'виконує також роль

Мал. 9.20

лінії живлення, на неї подається мінусовій потенціал. Емітери Е т2 і Е 22 з'єднані з шинами стовпчика У 'і У "і застосовуються для запису і зчитування.

Друга шина рядки X ", яка також використовується як шина харчування, на неї подається плюс. Транзистори УТ 3 і УТ 4 разом з генераторами / у і резисторами не входять до елемент пам'яті і служать для його управління.

У режимі зберігання при одному стійкому стані УТ 1 відкритий і насичений, а УТ 2 закритий, т. Е. Г / КЕ1 = £ / КЕнас ~ ОД В, і ке2 ^ ~ £ / ' п = і х >' - їх '. В іншому стійкому стані, навпаки, УТ 1 закритий, а УТ 2 насичений, т. Е. 17 КЕ1 = 1М " п , і КЕ2 = і КЕіас . На бази УТ 3 і УТ 4 подають однакові напруги. На шинах У 'і У " встановлюються також однакові напруги, при цьому в керуючих емітерів Е 12 , Е 22 струми практично відсутні.

В режимі зчитування на шині X 'підвищується напруга, на шині X " також підвищується напруга на таку або більшу величину. При УТ, відкритому, а УТ 2 закритому напруга і Б2 на УТ 2 збільшується так само, як і на шині X'. Ток в емітер Е 21 дорівнює нулю, тому напруга на шині у "(£ / у ") не змінюється. у керуючому емітер Е 12 транзистора УТ 1 з'являється струм зчитування. напруга С / у * підвищується, а емітерний перехід УТ 3 закривається. напруга і Б1 транзистора УТ 1 в перший момент стрибком змінюється, керуючий емітерний перехід відмикається і С / Б1 ачінают змінюватися, після чого керуючий емітерний перехід відмикається і [/ Б1 починає змінюватися з тією ж швидкістю, що і та у. На шинах У 'і У "виникає різниця напруг, що надходить на підсилювач зчитування.

Затримка між надходженням імпульсу вибірки на шину X ' і моментом спрацьовування підсилювача зчитування (час зчитування) визначається процесом заряду ємності шини З у струмом елемента пам'яті. При УТ! насиченому, а УТ 2 закритому в режимі запису одночасно з подачею імпульсу вибірки на шину X ' підвищується напруга на базі транзистора УТ 4 . В результаті УТ, замикається і великий струм генератора / у тече

через емітер Е 22 , переводячи УТ 2 в режим насичення, при цьому напруга на колекторі знижується. Транзистор УТ, в результаті замикається. На Е 12 буде зворотна напруга через зростання напруги на базі УТ 3 і на шині У '.

Недоліком розглянутої пам'ятною осередки є відносно низька швидкодія через процес розсмоктування надлишкових неосновних носіїв в транзисторі, перемикати з режиму насичення в закритий стан в режимі запису. Час зчитування має помітну величину через малого струму зчитування / рах .

Для збільшення / рах підключають генератор струму до шин X 'і X ", а прискорення часу розсмоктування досягається введенням в схему діодів, що включаються паралельно і І 2 .

З відомих біполярних структур для НВІС найбільш придатні структури з інжекційних харчуванням.

 
< Попер   ЗМІСТ   Наст >