Навігація
Головна
 
Головна arrow Інформатика arrow Архітектура ЕОМ і систем
< Попередня   ЗМІСТ   Наступна >

ОПЕРАЦІЙНИЙ АВТОМАТ ДЛЯ МНОЖЕННЯ ДВІЙКОВИХ ЧИСЕЛ

Для обгрунтування принципу побудови операційного автомата скористаємося правилом множення двійкових чисел, при якому часткові твори формуються, починаючи з молодших розрядів множника В (рис. 5.3).

Вибір апаратних засобів для реалізації операції множення двійкових чисел. Перш за все, необхідно мати на увазі, що підсумовування часткових творів має здійснюватися послідовно в часі за допомогою суматорів, призначених для складання двох операндів, оскільки складність схемного рішення сумматоров зростає як зі зростанням числа операндів, так і зі збільшенням їх розрядності. Як видно з малюнка, особливість множення двійкових чисел полягає в тому, що часткові твори можуть приймати лише два значення: значення множимо А яке значення нуля. Значення часткового твори визначається значенням поточного розряду множника В. Якщо

Правило множення двійкових чисел, починаючи з молодших розрядів множника

Мал. 5.3. Правило множення двійкових чисел, починаючи з молодших розрядів множника

часткове добуток дорівнює нулю, то микрооперацию складання можна не виконувати. Таким чином, множимое А використовується як часткове твір, і його будемо постійно зберігати в регістрі RG 1. Для апаратного визначення значення поточного розряду множника Я необхідно розташовувати сдвигающим регістром RG 2. У вихідному стані регістр RG2 завантажений множником B , причому вихідний сигнал повинен відповідати самому молодшого розряду множника. Щоб виявити значення наступного розряду множника В , після кожної мікрооперації складання часткового твору необхідно виробляти зрушення вмісту RG 2 в сторону наймолодшого розряду. Для зберігання часткових сум часткових творів необхідно розташовувати третім регістром RG 3 В початковому стані RG 3 повинен бути завантажений нулями. В процесі множення здійснюється складання вмісту регістра RG 3 з частковим твором А. Часткова сума поміщається в RG 3, після чого виконується зрушення в бік молодших розрядів. При цьому в два рази збільшується вага кожного чергового розряду множника В.

Алгоритм множення двійкових чисел. На рис. 5.4 показаний процес множення з використанням трьох регістрів і суматора. Множимо А = 0111 постійно знаходиться в регістрі RG 1. У початковому стані в регістр RG 3 поміщений нуль 0000 а в регістр RG 2 - множник B = 0101. Нуль в старшому розряді операндів A і здійснюють огляд про те, що перемножуються позитивні числа. В процесі множення в регістрі RG 3 розміщуються часткові суми часткових творів і твір. Аналізується молодший розряд регістра RG 2 (МР RG 2), який ототожнюється з логічним умовою Ху. Якщо МР RG 2 = Х 1 = 1, то виконується мікрооперацій складання вмісту регістрів RG 3 і RG 1, і результат поміщається в RG 3. Ця мікрооперація може бути записана в наступному вигляді: RG 3 : = RG 3 + RG 1. Потім здійснюється мікрооперація зсуву вправо на один розряд (R1) вмісту складеного регістра, утвореного із регістрів RG 13 і RG 2: RG 13, RG 2 : = R1 (RG 3 , RG 2 ). Якщо ж МР RG 2 = Х 1 = 0, то виконується тільки зрушення вмісту складеного регістра.

З рис. 5.4 видно, що процес носить циклічний характер. Число циклів п дорівнює числу розрядів множника А (в прикладі п = 4). по-

Ілюстрація алгоритму множення двійкових чисел за допомогою трьох регістрів і суматора

Мал. 5.4. Ілюстрація алгоритму множення двійкових чисел за допомогою трьох регістрів і суматора

цього при схемної реалізації для автоматичної фіксації завершення операції множення доцільно використовувати віднімає лічильник СТ числа повторень циклу. У початковому стані лічильник завантажується числом п = 4 (100). По завершенні кожного циклу вміст лічильника зменшується на одиницю. Після 4-го циклу лічильник буде порожній (000). Якщо до виходів лічильника підключити логічний елемент 3ІЛІ-НЕ та його вихідний сигнал прийняти в якості логічного умови Х 2, то Х 2 = 1 буде свідчити про завершення 4-го циклу або про закінчення операції множення.

Структурна схема операційного автомата. Схема автомата для множення двійкових чисел приведена на рис. 5.5. Складовою регістр з RG $ і RG 2 утворений шляхом з'єднання виходу тригера молодшого розряду RG $ з входом тригера старшого розряду RG 2. За допомогою керуючого сигналу y 1 регістр RG $ встановлюється в нульовий стан, а за допомогою сигналу y 2 в лічильник СТ вводиться число п = 4. По команді у 3 результати підсумовування вмісту RG $ і RG 1 з виходу суматора надходять в RG 3. для зсуву вмісту складеного регістра RG 3 , RG 2 використовується керуючий сигнал y 4, а для зменшення показань лічильника СТ на одиницю - сигнал у 5. Передбачається, що операнди А і В вже завантажені в регістри. Керуючі сигнали y 1 | + У 5 будемо ототожнювати з мікрооперацій.

В операційному автоматі формуються такі ознаки:

  • X 1 - значення молодшого розряду RG 2. Значення Х 1 = 1 свідчить про те, що молодший розряд регістра RG 2 дорівнює 1. У цьому випадку виконується описана вище мікрооперація складання, а потім зсуву. При X 1 = 0 молодший розряд регістра RG 2 дорівнює 0 і виконується тільки мікрооперація зсуву;
  • Х 2 - результат перевірки на нуль вмісту СТ. Значення Х 2 = 1 свідчить про те, що лічильник порожній (СТ = 000). В цьому випадку

Структурна схема операційного апарату для множення двійкових чисел

Мал. 5.5. Структурна схема операційного апарату для множення двійкових чисел:

y 1 - мікрооперація завантаження регістра RG 3 нулем; у 2 - мікрооперація завантаження лічильника СТ числом п = 4 (код 0100); у 2 - мікрооперація складання вмісту регістрів RG 3, RG 1 і завантаження результату в регістр RG 3 , у 4 - мікрооперація зсуву на один розряд вправо вмісту регістрів RG 3, RG 2 ; у 5 - мікрооперація зменшення на одиницю вмісту лічильника СТ операція множення завершується. При = 0 починається новий цикл операції множення.

Наведемо в умовній записи список мікрооперацій, виконуваних в вузлах операційного автомата, і список формованих ознак:

список микроопераций

список ознак

Керуючий автомат з схемної логікою. Розглянемо основні етапи побудови такого автомата.

Побудова граф-схеми алгоритму операції множення. Граф-схема алгоритму являє собою пов'язаний граф з наступними основними типами вершин: початкова , кінцева у операторна і умовна. При складанні графа керуються такими правилами:

  • • граф-схема алгоритму повинна містити одну початкову, одну кінцеву вершини, а також кінцеве число операторних і умовних вершин;
  • • входи і виходи різних вершин з'єднуються дугами, спрямованими від виходу до входу. При цьому вихід кожної вершини з'єднується тільки з одним входом;
  • • в кожній операторної вершині записується мікрокоманда, що представляє собою набір мікрооперацій, виконуваних на одному часовому інтервалі (такті);
  • • в кожній умовній вершині записується одне bp логічних умов;
  • • між будь-вершиною і кінцевою вершиною повинен існувати принаймні один шлях.

На підставі наведеного вище списку мікрооперацій можна сформувати набір мікрокоманд. Для цього необхідно:

  • • об'єднати микрооперации y 1, у 2 (завантаження регістра RG 3 і лічильника СТ) в загальну мікрокоманду Y 1. = { y 1, y 2} так як вони можуть бути виконані одночасно (на одному тактовом інтервалі);
  • • виділити в окрему мікрокоманду микрооперацию складання вмісту регістрів RG 3, + RG 1 із завантаженням суми в RG 3 - Y 2: = у 3,
  • • об'єднати микрооперации у 4 , у 5 (зсуву вправо на один розряд вмісту реєстрової пари RG 3, RG 2 і зменшення на одиницю вмісту лічильника СТ) в мікрокоманду Y 3: = {у4, у5}.

Для операції множення можна побудувати кілька граф-схем, кожна з яких визначає свою структуру керуючого автомата і послідовність його функціонування. На рис. 5.6 наведено один з можливих варіантів граф-схеми алгоритму операції множення двійкових чисел.

Побудова графа переходів керуючого авто м а т а. Г раф будується в два етапи. На першому етапі проводиться розмітка граф-схеми алгоритму за такими правилами:

  • • символом a 0 відзначається вхід першої вершини, наступної за початковою, а також вхід кінцевої вершини;
  • • входи вершин, наступних за операторними вершинами, будуть відмічені позначкою a , a 2, ...;
  • • входи двох різних вершин, за винятком кінцевої, не можуть бути позначені однаковими символами;
  • • вхід вершини може відзначатися тільки одним символом.

Відмітки графа нанесені на малюнку у вигляді хрестиків.

На другому етапі будується безпосередньо граф переходів. Для зручності переходу від розміченій граф-схеми алгоритму до графа переходів керуючого автомата вводиться поняття шляху від позначки а п до позначки а 5 (від початкового стану до кінцевого):

(1) а n Х ( ап , a s ) Y (a m , a s ) a s,

де X (a n , a s ) - кон'юнкція всіх логічних умов X k (k = 1, 2, 3, ...), відповідних умовним вершин на цьому шляху, причому Х до беруть в прямій формі, якщо з даної вершини шлях виходить по стрілці, зазначеної значенням 1, і в інверсної формі, якщо шлях виходить по стрілці, зазначеної значенням 0; - множина мікрооперацій, або мікрокоманда, зазначена в єдиній операторної вершині, через яку проходить даний шлях.

Допустимі шляху, що містять кілька умовних вершин або без вмісту жодної, а також шляхи, які не мають операторної вершини. Розглядаються всі шляхи, окрім тих, в яких деякий умова входить як в прямій, так і в інверсної формі. Безліч шляхів (1) визначає безліч переходів між станами і автомата. При побудові графа переходів кожної позначці на граф-схемою алгоритму або станом керуючого автомата ставлять у відповідність вершину графа, а кожній колії (1) - дугу, спрямовану з вершини в вершину . Дуга відображає перехід автомата зі стану в стан і позначається кон'юнкція і вихідними сигналами i. Якщо в розглянутому шляху відсутні логічні вершини, то вважають (тобто здійснюється безумовний перехід); якщо ж відсутня операторна вершина, то вважають , де - порожній оператор, що означає збереження стану, тому що не виконується ніяка мікрооперація.

Побудований за викладеною методикою граф переходів (рис. 5.7) визначає закон функціонування і структуру керуючого автомата.

Кодування станів керуючого автомата. Для фіксації станів керуючого автомата будемо використовувати тригери.

Граф-схема алгоритму операції множення двійкових чисел

Мал. 5.6. Граф-схема алгоритму операції множення двійкових чисел

Граф переходів

Мал. 5.7 . Граф переходів

Кожному стану керуючого автомата поставимо у відповідність деяку кодову комбінацію, що відображається станом 0-виходів тригерів. Число розрядів до коду, або тригерів, можна вибрати на підставі співвідношення , де К - число станів керуючого автомата. Для розглянутого випадку До = 3, до = 2. Вибрані коди станів керуючого автомата наведені в табл. 5.1.

Таблиця 5.1

стан

код

i

a i

Q 1

Q 0

0

a 0

0

0

1

a 1

0

1

2

a 2

1

0

Структурна схема керуючого автомата представлена на рис. 5.8. Вона містить:

  • два RS-тригера , що утворюють регістр зберігання інформації для фіксації поточного стану керуючого автомата за допомогою вихідних сигналів ;
  • дешифратор , призначений для перетворення двухразрядного коду в сигнали стану ;
  • комбінаційну схему , яка виробляє керуючі сигнали для операційного автомата і сигнали для тригерів за вхідними сигналами

Подальшої завданням є побудова комбінаційної схеми. Складання таблиці функціонування комбінаційної схеми. Завдання роботи керуючого автомата за допомогою графа переходів забезпечує наочність. Однак під час запису аналітичних виразів для вихідних сигналів керуючого автомата зручніше користуватися таблицею функціонування (табл. 5.2). Кожний рядок цієї таблиці визначає один перехід керуючого автомата.

У ній вказуються початковий стан , його код , стан переходу (кінцевий стан) і його код , вхідні сигнали X і вихідні - Y і сигнали забезпечують зміна станів тригерів. При складанні таблиці

Структурна схема керуючого автомата зі схемної логікою

Мал. 5.8. Структурна схема керуючого автомата зі схемної логікою

функціонування використовується граф переходів (рис. 5.7), а також відомості про кодування станів (табл. 5.1) і про зміну стану тригерів (табл. 5.3, де Ф - будь-яке значення сигналу: 0 або 1).

Таблиця 5.2

п / п

Початковий стан а п і код а п

Кінцевий стан a s і код a s

Логічні умови X

мікрокоманд Y

сигнали

управління

тригерами

S, R

1

0

0

0

1

2

0

1

0

1

3

0

1

1

0

4

1

0

0

1

5

0

1

0

0

Таблиця 5.3

вид переходу

S

R

0 → 0

0

Ф

0 → 1

1

0

1 → 0

0

1

1 → 1

Ф

0

Як приклад покажемо, як в табл. 5.2 заповнюється графа "Сигнали управління тригерами 5, R" першого рядка, який відповідає перехід зі стану в . З таблиці видно, що молодші розряди кодів змінюються (0 → 1), старші зберігають своє значення (0 → 0). Так як тригер повинен змінити стан і має вигляд переходу 0 → 1, на його вхід слід подати сигнал (табл. 5.3). Тригер не змінює стану, тому на його входи сигнали не подаються. Отже, в графу "Сигнали управління тригерами S, R" першого рядка заноситься тільки

Запис логічних виразів для комбінаційної схеми. Для кожного рядка табл. 5.2 запишемо логічне вираз в наступній формі: в лівій частині виразу перерахуємо вихідні величини Y , S , R (вміст двох останніх стовпців), в правій частині - кон'юнкцію поточного (початкового) стану і умов переходу. В результаті отримаємо

(2)

Користуючись (2), складемо логічні вирази для кожної вихідної величини комбінаційної схеми. Для цього в лівій частині запишемо безпосередньо вихідну величину, а в правій частині - диз'юнкцію правих частин тих співвідношень (2), в які входить зазначена вихідна величина комбінаційної схеми. Отримані таким чином логічні вирази для комбінаційної схеми мають такий вигляд:

(3)

Побудова комбінаційної схеми. Комбінаційна схема будується за відомими правилами за допомогою виразів (3). Повна схема керуючого автомата зі схемної логікою приведена на рис. 5.9. У комбінаційну схему включений також дешифратор DC.

Схема керуючого автомата зі схемної логікою

Мал. 5.9. Схема керуючого автомата зі схемної логікою

Керуючий автомат з програмованої логікою. Принцип побудови керуючого автомата. У розглянутому вище керуючому автоматі зі схемної логікою необхідна для роботи операційного автомата послідовність керуючих сигналів формується за допомогою апаратних засобів. Розглянемо інший принцип побудови керуючого автомата, при якому генерування керуючих сигналів задається мікропрограмою, що зберігається в осередках керуючої пам'яті.

Сукупність керуючих сигналів на кожному тактовом періоді утворює мікрокоманду. Послідовність мікрокоманд, призначених для виконання певної операції, називають мікропрограмою. При цьому виконання операції зводиться до послідовної вибіркою з керуючої пам'яті мікрокоманд вбудованого і видачу з їх допомогою керуючих сигналів Y в операційний автомат. У керуючій пам'яті можна зберігати багато мікропрограм, призначених для виконання різних операцій. Вибір тієї чи іншої мікропрограми здійснюється за допомогою команди, яка надходить з оперативної пам'яті. Обрана мікропрограма реалізується шляхом послідовного зчитування микрокоманд прошивки з осередків керуючої пам'яті. При такому принципі управління на кожному такті визначається адреса комірки в керуючої пам'яті, звідки повинна зчитуватися наступна мікрокоманда прошивки. Мікрокоманда прошивки містить ряд полів. Для кожного поля відведено певну кількість розрядів. Сукупність полів називають форматом мікрокоманд. Як правило, в форматі мікрокоманд вбудованого передбачаються наступні елементи:

  • • поле керуючих сигналів, що представляє собою мікрокоманд У для управління операційним автоматом;
  • • поле умов переходу , в якому вказується вид переходу: умовний або безумовний. При умовному переході визначається логічне умова , за яким здійснюється перехід;
  • • поле адреси, в якому вказується орієнтовний адреса наступної мікрокоманд вбудованого. У загальному випадку адреса залежить від логічних умов. Залежно від виду переходу і виконання (невиконання) логічного умови вказану адресу зберігається або модифікується (змінюється).

Узагальнена структура керуючого автомата зображена на рис. 5.10 і включає в себе крім керуючої пам'яті блок мікропрограмного управління, основна функція якого полягає у формуванні адреси наступної мікрокоманд.

Структура керуючого автомата з програмованою логікою

Мал. 5.10. Структура керуючого автомата з програмованою логікою

Станом полів адреси і умов переходу поточної мікрокоманд, а також за значенням сигналів логічних умов, що видаються операційним автоматом, в блоці мікропрограмного управління формується адреса комірки пам'яті, в якій зберігається наступна мікрокоманда виконуваної прошивки. У наступному тактовом періоді мікрокоманда зчитується з керуючої пам'яті. Розряди поля керуючих сигналів надходять в операційний автомат, який виконує дану мікрокоманду Y k, а розряди поля адреси і поля умов переходу - в блок мікропрограмного управління, який формує адресу черговий мікрокоманд. Процес триває до тих пір, поки не буде виконана вся мікропрограма. Оскільки структура керуючого автомата стандартна, основні зусилля розробника спрямовані на складання прошивки, яка записується в осередку постійного пам'яті.

Складемо микропрограмму для виконання операції множення двійкових чисел з розглянутого вище алгоритму, представленого на рис. 5.6.

Вибір формату і числа розрядів мікрокоманд. Як зазначалося вище, в форматі мікрокоманд вбудованого повинно бути передбачено поле адреси, яке містить код адреси наступної мікрокоманд. Виберемо число розрядів коду адреси, рівне трьом, що дозволить зберігати в керуючої пам'яті адреси до восьми микрокоманд.

Якщо виконання мікрокоманд не пов'язане з логічними умовами, то адресний код А 2 А 1 А 0 передається через блок мікропрограмного управління в керуючу пам'ять без зміни. При наявності умовного переходу адреса в блоці мікропрограмного управління може бути змінений. З цієї причини в форматі команди передбачено поле умов переходів, що містить три розряди П, . Значення відповідає безумовному переходу. В цьому випадку розряди мікрокоманд вбудованого можуть приймати будь-які значення (0 або 1). Значення ініціює перевірку логічних умов або . При перевірці логічного умови необхідно встановити ; при перевірці логічного умови . Слід зазначити, що сигнали логічних умов формує операційний автомат, а розряди перевірки логічних умов містяться в мікрокоманда прошивки, яка зберігається в керуючій пам'яті (рис. 5.10).

В поле керуючих сигналів заносяться значення микрокоманд або сигналів активізують виконання мікрооперацій. У табл. 5.4 наведено обраний формат мікрокоманд вбудованого.

Таблиця 5.4

Формат мікрокоманд вбудованого

поле адреси

Поле умов переходу

Поле керуючих сигналів

Розмітка граф-схеми алгоритму. Кожній вершині граф-схеми алгоритму (рис. 5.6) операції множення двійкових чисел, за винятком початкової, поставимо у відповідність мікрокоманду прошивки. Мікрокоманд МК1, МК2, МКЗ ... прошивки будемо зберігати в осередках керуючої пам'яті з адресами 000, 001, 010 ... відповідно. Для звернення до осередків скористаємося природною адресацією, при якій розрізняють мікрокоманд двох типів: операційні і керуючі. Тип мікрокоманд залежить від значення однорозрядного поля ознаки П: значенням П = 0 відповідає операційна мікрокоманда, значенням - керуюча мікрокоманда. Операційна мікрокоманда виконується операційним автоматом під управлінням сигналів або микрокоманд . Керуюча мікрокоманда призначена для реалізації умовних переходів відповідно до значень, що перевіряються умов . При розмітці граф-схеми алгоритму в кожну вершину вноситься наступна інформація:

записується одна з микрокоманд прошивки і її адресний код.

Номер мікрокоманд і відповідний йому адресу осередки пам'яті проставляються згідно алгоритмічної послідовності виконання операції множення. Якщо А - адреса поточної мікрокоманд, то адреса наступної мікрокоманд при безумовному переході дорівнює , при умовному переході - ;

  • фіксується стан операційного автомата (ОА). В операційних вершинах проставляється операційна мікрокоманда ( або ), яку виконує операційний автомат. В умовних вершинах операційний автомат не виконує микрокоманд, тому ставиться прочерк "-";
  • фіксується стан блоку мікропрограмного управління (БМУ). У операторної вершині виконується безумовний перехід, в умовній вершині - умовний перехід. Тому робляться відповідні записи і вказується, з якого умові ( або ) виконується керуюча команда.

Розмічена за вказаними правилами граф-схема алгоритму наведена на рис. 5.11. В операційну вершину з мікрокоманда Y занесена перша мікрокоманда МК1 і адреса її осередки пам'яті 000. У умовної вершині записана мікрокоманда МК2 з адресою 001.

Адреси наступних двох микрокоманд визначаються за наведеною вище формулою

Отже, мікрокоманда МК3 з адресою 010 заноситься в вершину перевірки логічного умови , а МК4 з адресою 011 - в вершину "Кінець" (можливо, для виконання іншої прошивки).

При обчисленні адрес наступних двох микрокоманд необхідно мати на увазі, що остання зайнята осередок пам'яті має адресу 011. Тому

Отже, мікрокоманда Мк5 з адресою 100 заноситься в вершину з мікрокоманда , а МК6 з адресою 101- в вершину з мікрокоманда

Складання прошивки. Мікропрограма складається відповідно до розміченій граф-схемою алгоритму (рис. 5.11) і представляється у вигляді таблиці (табл. 5.5).

Розмічена граф-схема алгоритму множення двійкових чисел для складання мікропрограми

Мал. 5.11. Розмічена граф-схема алгоритму множення двійкових чисел для складання мікропрограми

У осередок з адресою 000 поміщаємо МК1, яка в операційному автоматі виконує завантаження, передбачену керуючими сигналами , а мікрокоманда блоку мікропрограмного управління визначає безумовний перехід (БП) до осередку з адресою 001.

В осередку 001 володіємо МК2, яка не передбачає ніяких дій в операційному автоматі. Керуюча мікрокоманда блоку мікропрограмного управління визначає умовний перехід по умові : при відбувається перехід в наступну комірку з адресою 010, при - до осередку 011, де зберігається МК4 для продовження програми після виконання операції множення.

Мікрокоманда МКЗ в осередку 010 також не передбачає дій в операційному автоматі і призначена для здійснення переходу за умовою : при відбувається перехід до осередку 100, при - до осередку з адресою 101, де відповідно зберігаються Мк5 і МК6.

Мікрокоманда МКЗ виконує в операційному автоматі дії, передбачені керуючими сигналами , а в БМУ - безумовний перехід до комірки з адресою 001.

Таблиця 5.5

Адреса

осередки

пам'яті

поле адреси

Поле умов переходу

поле микрокоманд

№ МК

000

0

0

1

0

Ф

Ф

0

0

1

МК1

001

0

1

0

1

1

0

0

0

0

МК2

010

1

0

0

1

0

1

0

0

0

МКЗ

011

МК4

100

0

0

1

0

Ф

ф

1

0

0

Мк5

101

1

0

0

0

Ф

ф

0

1

0

МК6

Мікрокоманда МК6 передбачає в операційному автоматі дії , а в БМУ - безумовний перехід до осередку 100 (Мк5). При відсутності перевірки логічних умов значення і можуть бути будь-якими.

Пам'ять для зберігання прошивки. Як випливає з табл. 5.5, для розглянутого операційного автомата в пам'яті повинно зберігатися шість мікрокоманд. Крім 3-розрядної адреси ( ) мікрокоманда прошивки містить 3-розрядне поле умов переходу ( ) і 3-розрядне поле микрокоманд операційного автомата. Таким чином, необхідно зберігати шість 9-розрядних микрокоманд. Як пам'яті будемо використовувати комбінаційну схему з 3 входами і 9 виходами, робота якої описується таблицею істинності (див. Табл. 5.6).

Таблиця істинності складена на підставі прошивки, наведеної в табл. 5.5.

Використовуючи карти Карно, можна отримати наступні структурні формули для комбінаційної схеми [13]:

Побудована за структурними формулами комбінаційна схема приведена на рис. 5.12. Схема має три адресних входу - , на які надходить модифікований адреса з блоку мікропрограмного управління. З виходукомбінаційної схеми знімається трьохрозрядний адресу ( ), зазначений в мікропро-

Таблиця 5.6

i

входи

виходи

0

0

0

0

0

0

1

0

Ф

Ф

0

0

1

1

0

0

1

0

1

0

1

1

0

0

0

0

2

0

1

0

1

0

0

1

0

1

0

0

0

3

0

1

1

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Ф

4

1

0

0

0

0

1

0

Ф

Ф

1

0

0

5

1

0

1

1

0

0

0

Ф

Ф

0

1

0

6

1

1

0

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Ф

7

1

1

1

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Ф

Комбінаційна схема пам'яті

Мал. 5.12. Комбінаційна схема пам'яті

грамі, сигн & чи перевірки логічних умов ( ) і микрокоманд ( ).

Блок мікропрограмного управління (БМУ). Цей блок служить для модифікації надходить на його вхід 3-розрядної адреси . Логічна схема БМУ зображена на рис. 5.13. У неї входять:

• 3-розрядний лічильник СТ з тактовим входом С і трьома асинхронними входами для завантаження 3-розрядної адреси , що надходить з пам'яті;

Блок мікропрограмного управління

Мал. 5.13. Блок мікропрограмного управління

• логічні елементи 2І-2І-АБО і ЗІ. На їх входи надходять логічні умови і сигнали , які ініціюють їх перевірку.

На кожному тактовом інтервалі адресний код , зчитування з "осередки" пам'яті (комбінаційної схеми), надходить на входи БМУ і завантажується в лічильник. Якщо в цій "осередку" знаходиться мікрокоманда, пов'язана з перевіркою логічних умов ( , , або ), і значення перевіряється логічного умови Х або дорівнює 1, то адресний код на виході БМУ збільшується на 1:

Дійсно, в цих випадках, як видно зі схеми на рис. 5.13, логічний елемент 3І відкритий і тактовий імпульс ТИ надходить на вхід З лічильника, збільшуючи його вміст на одиницю.

У всіх інших випадках код зберігається: , так як логічний елемент 3І закритий і ТИ на вхід Т лічильника не надходить.

Про розширення функціональних можливостей процесора. Розглянута структура у вигляді операційного і керуючого автоматів не тільки дає наочне уявлення про принципи побудови та функціонування процесора , що виконує єдину операцію (команду, інструкцію) множення двійкових чисел, але і вказує шляхи розширення його функціональних можливостей.

Для збільшення кількості виконуваних операцій необхідно перш за все розташовувати операційним автоматом з більш широкими функціональними можливостями. Таким операційним автоматом може служити арифметичне-логічний пристрій (АЛП), яке в більшості випадків:

  • складається з двійкового суматора зі схемами прискореного перенесення, регістрів для тимчасового зберігання операндів і регістра-сдвігатель, комбінаційних схем для вироблення логічних умов і роботи з десятковою маються на арифметикою;
  • виконує операції арифметичного додавання і віднімання, пересилання, логічного І і АБО, інверсії, додавання за модулем 2, зсуву та ін.

Керуючий автомат можна будувати на основі:

  • програмованої логіки. У цьому випадку досить скласти прошивки для необхідного набору операцій (команд) і "зашити" їх в постійну пам'ять;
  • схемної логіки для виконання операцій, які вимагають підвищеної швидкодії.

Крім того, необхідно додатково ввести:

  • внутрішню пам'ять для зберігання проміжних результатів обробки;
  • засоби комунікації для пересилання даних між операційним автоматом і внутрішньою пам'яттю.

Такий структурний склад мали перші покоління мікропроцесорів.

 
Якщо Ви помітили помилку в тексті позначте слово та натисніть Shift + Enter
< Попередня   ЗМІСТ   Наступна >
 
Дисципліни
Агропромисловість
Аудит та Бухоблік
Банківська справа
БЖД
Географія
Документознавство
Екологія
Економіка
Етика та Естетика
Журналістика
Інвестування
Інформатика
Історія
Культурологія
Література
Логіка
Логістика
Маркетинг
Медицина
Нерухомість
Менеджмент
Педагогіка
Політологія
Політекономія
Право
Природознавство
Психологія
Релігієзнавство
Риторика
Соціологія
Статистика
Техніка
Страхова справа
Товарознавство
Туризм
Філософія
Фінанси
Пошук