Навігація
Головна
 
Головна arrow Інформатика arrow Архітектура ЕОМ і систем
< Попередня   ЗМІСТ   Наступна >

БАГАТОРІВНЕВІ ОСЕРЕДКИ ПАМ'ЯТІ

Розглянута вище стандартна осередок флеш-пам'яті має дворівневу логічну організацію (рис. 8.10, я), при якій:

  • • осередку, що знаходиться в стані логічної одиниці , відповідає заряд (кількість електронів) плаваючого затвора з низьким рівнем 1;
  • • осередку, що знаходиться в стані логічного нуля , відповідає більш високий рівень заряду (рівень 0).

Дворівнева (а) і чотирирівнева (б) осередки

Мал. 8.10. Дворівнева (а) і чотирирівнева ( б) осередки

Багаторівнева осередок (Multi Level Cell - MLC) здатна розрізняти більше двох рівнів заряду, який вводиться в плаваючий затвор в процесі програмування, і тому має більше число станів. Кожне стан кодується відповідної комбінацією біт. Обсяг пам'яті осередку визначається розрядністю коду. У наведеній на рис. 8.10,6 осередку використовується 4 рівня заряду, яким відповідають 4 стану, описувані 2-розрядних кодом 00, 01, 10, 11. Тому обсяг пам'яті осередку становить 2 біта. В режимі зчитування даних вимірюється напруга, відповідне середньому рівню заряду конкретного осередку, і по його значенню виявляється її стан. Таким чином, при зчитуванні можна визначити записану в пам'ять послідовність біт.

Основними достоїнствами MLC-мікросхем є:

  • • більш низьке співвідношення вартість / обсяг пам'яті (Мбайт);
  • • при рівних розмірах мікросхем і однаковому техпроцессе стандартної і MLC-пам'яті остання здатна зберігати більший

об'єм інформації. Тому на основі MLC створюються мікросхеми більшого, ніж на основі однобітних осередків, обсягу пам'яті.

До недоліків MLC-пам'яті слід віднести:

  • • підвищена кількість помилок, усунення яких вимагає додаткових коштів;
  • • додаткові витрати на специфічні схеми читання / запису багаторівневих осередків;
  • • порівняно низькі швидкісні характеристики пам'яті.

В області MLC-пам'яті особливих успіхів домоглася корпорація Intel зі своєю розробкою StrataFlash і AMD з MirrorBit.

Структурна організація флеш-пам'яті. Розглянемо найбільш поширені в даний час типові структури мікросхем флеш-пам'яті.

Структура NOR (NOT OR - ІЛ І-НЕ). Така структура утворюється при підключенні керуючого затвора кожної ячейкі- транзистора до ліній слів (Word Line), стоку до ліній бітів (Bit Line), а витоку до спільної точки (рис. 8.11, а). Для неї характерно паралельне підключення всіх осередків до лінії біт. При подачі позитивного напруги на керуючий затвор хоча б одного з транзисторів, приєднаних до лінії бітів, вона переходить в стан О, що відповідає виконанню логічної операції АБО-НЕ. Вибір осередків в режимі читання здійснюється за допомогою лінії слів.

Структури типу NOR (а) і типу NAND (б)

Мал. 8.11. Структури типу NOR (а) і типу NAND ( б )

Основні особливості пам'яті зі структурою NOR:

  • • має паралельний інтерфейс;
  • • здійснює швидкий довільний доступ, можливість побайтно запису;
  • • забезпечує відносно повільну запис і стирання;
  • • має найбільший розмір осередку, а тому погано масштабується;
  • • працює на двох різних напругах;
  • • використовується для зберігання коду програм (PC BIOS, стільникові телефони), служить ідеальною заміною EEPROM;
  • • програмується за способом інжекції "гарячих" електронів;
  • • для стирання використовується спосіб тунелювання.

Основними виробниками мікросхем NOR-пам'яті є AMD, Intel, Sharp, Micron, Ti, Toshiba, Fujitsu, Mitsubishi, SGS-Thomson, STMicroelectronics, SST, Samsung, Winbond, Macronix, NEC, UMC.

Структура NAND (NOT AND - І-HE). У мікросхемах з такою структурою замість окремих осередків до ліній підключаються складені з них послідовні ланцюжки. Як показано на рис. 8.11, б, ланцюжки за допомогою двох транзисторів підключаються до лінії біт і спільної точки. Кожна послідовна ланцюжок виконує логічну операцію І-НЕ, при якій бітова лінія переходить в стан 0, якщо всі транзистори, підключені до неї, проводять струм. Ланцюжки утворюють групи (по 16 осередків), які об'єднуються в сторінки, а сторінки - в блоки. При такій структурі масиву пам'яті звернення до окремих осередків неможливо. Програмування виконується одночасно тільки в межах однієї сторінки, а при стирання звернення відбувається до блокам або до груп блоків.

Основні особливості пам'яті зі структурою NAN D:

  • • послідовний інтерфейс;
  • • швидка запис і стирання;
  • • невеликий розмір блоку. Більш компактна упаковка досягається завдяки гірляндного принципом приєднання осередків;
  • • відносно повільний довільний доступ, неможливість побайтно запису;
  • • для програмування і стирання використовується спосіб тунелювання. Оскільки туннелирование здійснюється через всю площу каналу осередки, щільність заряду на одиницю площі для NAND-пам'яті нижче, ніж для інших типів, тому вона має більше число циклів програмування / стирання. Використання тунелювання як для програмування, так і для стирання значно зменшує енергоспоживання мікросхеми. Основними виробниками мікросхем NAN D-пам'яті вважаються Toshiba, AMD / Fujitsu, Samsung, National.

Відзначимо, що крім розглянутих структур застосовуються комбіновані структури, наприклад AND, DiNOR і ін.

 
Якщо Ви помітили помилку в тексті позначте слово та натисніть Shift + Enter
< Попередня   ЗМІСТ   Наступна >
 
Дисципліни
Агропромисловість
Аудит та Бухоблік
Банківська справа
БЖД
Географія
Документознавство
Екологія
Економіка
Етика та Естетика
Журналістика
Інвестування
Інформатика
Історія
Культурологія
Література
Логіка
Логістика
Маркетинг
Медицина
Нерухомість
Менеджмент
Педагогіка
Політологія
Політекономія
Право
Природознавство
Психологія
Релігієзнавство
Риторика
Соціологія
Статистика
Техніка
Страхова справа
Товарознавство
Туризм
Філософія
Фінанси
Пошук