ПАРАЛЕЛЬНО-ПОСЛІДОВНІ РЕГІСТРИ

У регістрах цього типу при записі все біти даних надходять в регістр одночасно (в паралельному коді), а при зчитуванні залишають регістр біт за бітом (в послідовному коді). Паралельно-послідовні регістри є перетворювачами паралельного коду в послідовний. Вони мають N інформаційних входів Х п (п = 0, 1, 2, ..., N - 1) і один прямий вихід У, вхід С, записи і вхід С2 зчитування. Їх називають також зсувними регістрами з паралельної завантаженням.

Особливість паралельно-послідовного регістра проявляється в тому, що його неможливо побудувати шляхом простого поєднання розглянутих вище паралельного і послідовному регістрів. Якщо взяти за основу паралельний регістр (див. Рис. 3.28, а), то для організації послідовного зчитування необхідно вихід попереднього тригера з'єднати з входом наступного, що неможливо, оскільки вхід зайнятий. Для їх побудови можна використовувати тригери з двома входами записи. Таке схемне рішення приведено на рис. 3.30, а, в якому входи D-тригерів задіяні для побудови послідовного регістра, використовуваного при зчитуванні даних; два елементи І-НЕ, підключені до асинхронним S, R входів D-тригера, задіяні для побудови другого D-тригера (див. рис. 3.30, б), використовуваного в режимі паралельного запису.

Правила роботи паралельно-послідовного регістра наведено в табл. 3.13. При цьому слід мати на увазі, що п = 1, ..., N -, вихід тригера Q п при п = N - 1 є виходом регістра. Запис інформації в тригери здійснюється по асинхронним RS-входів, а її зрушення - з інформаційних D-входів. При зчитуванні інформації звільняються розряди регістра заповнюються нулями, гак як на D-вхід тригера Т 0 подається 0. Комбінація С, = С 2 = 1 є забороненою.

При С 2 = С, = 0 регістр працює в режимі зберігання. На виходах всіх тригерів регістра зберігаються значення сигналів (k - 1) -го такту.

При С 2 = 0, Cj = 1 регістр працює в режимі запису, так як відкриваються елементи І, і встановлені на (k - 1) -м такті вхідні сигнали Х до ~ {по асинхронним входів записуються в D-тригери регістра.

Таблиця 3.13

входи

виходи тригерів

режим

0

0

Ф

зберігання

0

1

запис

1

0

Ф

0

зчитування

Схема паралельно-послідовного регістра (а) і стану вхідних даних і тригерів регістра при записі, тригерів регістра і вихідних даних при зчитуванні (б)

Мал. 3.30. Схема паралельно-послідовного регістра (а) і стану вхідних даних і тригерів регістра при записі, тригерів регістра і вихідних даних при зчитуванні (б)

При С 2 = 1, С, = 0 регістр працює в режимі зчитування, в якому на С-входи D-тригерів подаються поодинокі сигнали. При цьому в перший тригер Г 0 записується логічний 0, на виходи наступних тригерів переписуються сигнали з виходів попередніх, а вихідний сигнал Y останнього (N- 1) -го тригера Г3 "залишає" регістр.

Комбінація сигналів С х = 1, С2 = 1 є забороненою.

Установку вхідних сигналів Х до ~ 1 можна виробляти в режимах зберігання і зчитування, так як в них елементи І закриті.

На рис. 3.30, б показана робота паралельно-послідовного регістра в режимах запису і зчитування. Перед записом даних в регістрі зберігався код 1001. За один такт в регістр занесений код 1010. В процесі зчитування код 1010 за чотири такту виводиться з реєстру. Вивільнені розряди заповнюються нулями, оскільки на D-вхід тригера Т 0 поданий сигнал D = 0 (див. Рис. 3.30, а).

 
< Попер   ЗМІСТ   Наст >