БАГАТОРОЗРЯДНІ ВИКОНАВЧІ СУМАТОРИ

Суматори цього класу виконують операцію додавання двох операндів, кожен з яких представляє собою n-розрядне двійкове число. Використовують два типи сумматоров: суматори з послідовним і паралельним переносом.

Суматори з послідовним перенесенням

Для обчислення суми двох n-розрядних двійкових чисел можна використовувати неповні і повні однорозрядні суматори. На рис. 4.4, а, б наведені схема 4-розрядного суматора і його умовне позначення. Схема складена з чотирьох повних однорозрядних суматорів SМ шляхом з'єднання

Мінімізація структурою формули для повного суматора (а) і його логічні схеми (б, в)

Мал. 4.3. Мінімізація структурою формули для повного суматора (а) і його логічні схеми (б, в)

виходу перенесення попереднього однорозрядного суматора з входом перенесення наступного. Такий акумулятор називається суматором з послідовним переносом. Використання в нульовому розряді повного однорозрядного сумматора розширює функціональні можливості 4-розрядного суматора. Суматор з послідовним переносом володіє низьким швидкодією, оскільки сигнали суми S j

Схема 4-розрядного суматора з послідовним переносом (а) і його умовне позначення (б)

Мал. 4.4. Схема 4-розрядного суматора з послідовним переносом (а) і його умовне позначення (б)

і перенесення З {+, на виході i-го однорозрядного сумматора з'являються після того, як сформується сигнал перенесення в попередньому ( i - 1) -м однорозрядного сумматоре.

Суматори з паралельним переносом

Розглянемо спосіб підвищення швидкодії на прикладі 4-разряднго суматора. Для цього запишемо вихідний сигнал перенесення (4.3) у вигляді

(4.5)

де

З (4.5) випливає, що:

  • • сигнал G {= 1 виробляється при наявності обох сигналів в даному розряді (тобто перенесення відбувається при Л; = В = 1), тому він називається функцією генерації переноса-,
  • • сигнал Р. = 1 дозволяє проходження перенесення С (. = 1 на вихід, тому він називається функцією поширення перенесення.

Використовуючи (4.5), запишемо вираження для сигналів перенесення

(4.6)

(4.7)

Вирази (4.6), (4.7) свідчать про те, що для отримання сигналів перенесення +, (i = 0, 1, 2,3) досить мати у своєму розпорядженні функціями G v Р; (по суті, вхідними сигналами Ар B j розрядів доданків) і сигналом зовнішнього перенесення З 0. Вони описують двоступеневі комбінаційні пристрої, в першій ступені яких формуються логічні твори, а в другій - логічні суми. Тому можна вважати, що сигнали всіх переносів будуть сформовані одночасно і за більш короткий проміжок часу, ніж в схемі многоразрядного суматора з послідовним переносом. Розглянутий спосіб формування переносів називають паралельним, а суматори, побудовані за цим методом, - суматорами з паралельним переносом. Використовуючи співвідношення (4.6), (4.7), можна побудувати схему прискореного (паралельного) перенесення для 4-розрядного суматора.

Шляхом з'єднання висновків перенесення С0 і С4 4-розрядних суматорів в послідовний ланцюг можна побудувати суматори з розрядністю 8, 12, 16 і т.д. Такий багаторозрядних суматор називають сумматором з послідовним груповим переносом. Для реалізації паралельного групового перенесення представимо (4.7) у вигляді

(4.8)

де

(4.9)

Так як вираження (4.8) і (4.5) мають однакову структуру, паралельний груповий перенесення між 4-розрядними суматорами виконується відповідно до виразами (4.6), (4.7), тобто так само, як і паралельний перенос між окремими розрядами кожного 4-розрядного суматора. При цьому в пристрої перенесення для всіх з них повинні бути додатково сформовані сигнали (4.9). Схема прискореного перенесення, побудована з використанням формул (4.6), (4.7), (4.9), зображена на рис. 4.5.

Як видно з рис. 4.5, схема прискореного переносу за допомогою вхідних сигналів С0, G r Р (г = 0, 1,2,3) формує переноси в старші розряди С (- С4, а також функції генерації G і поширення Р переносів, використовувані при груповому включенні 4 розрядних суматорів. Формування сигналів G v Р. (i = 0, 1, 2, 3) і сигналу 5 (. суми двох однорозрядних двійкових чисел покладається на формувач. на рис. 4.6 представлений один з можливих варіантів схеми формувача.

При побудові цієї схеми використовувалося тотожність

Для його докази скористаємося виразом (4.1) і формулами закону подвійності (3.15):

Структурна схема 4-розрядного суматора з прискореним переносом зображена на рис. 4.7. Суматор містить чотири однакових формувача (Ф0, Ф 1 , Ф 2, Ф3) окремих розрядів суми 5К функцій генерації G; і поширення Р {перенесення (див. рис. 4.6), а також схему прискореного перенесення (див. рис. 4.5), що генерує крім переносів С, - С4 функції генерації G і поширення Р для групового перенесення.

Схема прискореного перенесення

Мал. 4.5. Схема прискореного перенесення

схема формувача

Мал. 4.6. схема формувача

Суматори-вичітателя двійкових чисел. Схема 4-розрядного (з урахуванням знакового розряду) сумматора-вичітателя, що містить чотири однорозрядних повних суматора і чотири логічних елемента виключає АБО, наведена на рис. 4.8. На входи суматора-вичітателя надходять два довічних числа, представлених 4-розрядними додатковими кодами і , а також сигнал Z установки режиму. Значення Z = 0 відповідає режиму складання, a Z = 1 - режиму віднімання. З виходу суматора-вичітателя знімається 4-розрядний додатковий код результату , де - знаковий розряд. Вихід перенесення однорозрядного сумматора не використовується. Елементи виключає АБО призначені для подачі на входи однорозрядних суматорів розрядів В. в прямий (Z = 0) або інверсної (Z = 1) формі відповідно до табл. 4.3.

Таблиця 4.3

входи

виходи

Z

B i

0

0

0

0

1

1

1

0

1

1

1

0

При Z = 0 на входах логічних елементів виключає АБО діють нульові сигнали, тому сигнали розрядів B t надходять на входи В. всіх повних однорозрядних суматорів без інверсії, на вході перенесення C t першого повного суматора сигнал також дорівнює нулю. Отже, відбувається додавання двох операндів.

Схема 4-розрядного суматора з прискореним переносом

Мал. 4.7. Схема 4-розрядного суматора з прискореним переносом

При Z = 1 логічні елементи виключає АБО інвертують сигнали розрядів В на вході перенесення першого повного однорозрядного суматора З {) = 1, завдяки чому утворюється додатковий код від'ємника, тому виконується операція вирахування.

Схема суматора-вичітателя

Мал. 4.8. Схема суматора-вичітателя

 
< Попер   ЗМІСТ   Наст >