МАТРИЧНІ ПОМНОЖУВАЧІ ДВІЙКОВИХ ЧИСЕЛ

Реалізація операції множення двох операндів А і В з допомогою операцій зсуву і складання вимагає значного часу (див. Параграф 2.4). Найбільше швидкодію досяжно в матричних помножувачах, виконаних на основі цифрових комбінаційних пристроїв.

Особливості алгоритму множення двійкових чисел матричних способом і його реалізації розглянемо на прикладі множення двох позитивних 4-розрядних чисел (рис. 4.15).

Мал. 4.15. Множення двох 4-розрядних двійкових чисел

Операція арифметичного множення двох однорозрядних двійкових чисел збігається з операцій логічного множення, тобто

де .

Тому все розряди часткових творів виробляються одночасно за допомогою елементів логічного множення, позначених на рис. 4.16 символом &. Їх складання в шпальтах може бути виконано різними способами. Організація підсумовування розрядів Ь п ■ а т в умножителе 4 х 4 з використанням однорозрядних суматорів показана на рис. 4.17, де в позначеннях нижній індекс п окремих сум S 1n і переносів з ', що беруть участь в отриманні та-го розряду твори р п, відображає вагу розряду 2 ", а верхній індекс г - їх порядкові номери.

Для підсумовування розрядів першого р, і другого р 2 часткових творів з ваговими коефіцієнтами 21, 22, 23 використовуються три неповних однорозрядних суматора.

Мал. 4.16. Схема формування розрядів часткових творів умножителя 4 × 4

Мал. 4.17. Організація підсумовування при матричному множенні

Результати підсумовування можна представити у вигляді суми поточного розряду і перенесення в наступний розряд:

Неповні суматори утворюють перший ярус умножителя двійкових чисел.

У трьох повних суматорах другого ярусу складаються залишився розряд b t a 3 другого часткового твори і розряди часткових творів з ваговими коефіцієнтами 22, 23, 24 з отриманими в першому ярусі значеннями сум і перенесень:

У трьох повних суматорах третього ярусу здійснюється підсумовування наступних величин:

Нарешті, за допомогою одного неповного і двох повних однорозрядних суматорів здійснюємо складання решти членів:

На цьому процес підсумовування закінчується, так як не залишилося жодного члена виду Ь п а т і жодного перенесення з ' ( п <7) однорозрядних суматорів молодших розрядів. В результаті отримуємо твір .

Реалізація алгоритму. На підставі рис. 4.17 побудована схема помножувача 4 × 4 (рис. 4.18, а) без набору елементів логічного множення (див. Рис. 4.15). Позначення повного однорозрядного суматора, його вхідних і вихідних величин показано на рис. 4.18, б. У неповних суматорах відсутня вхід переносу. Як видно з рис. 4.18, а, схема помножувача має матричну структуру.

Більш повні відомості про матричних помножувачах частоти наведені в роботі [17].

Мал. 4.18. Схема матричного помножувача (а) на неповних і повних (б) однорозрядних суматорах