ЛОГІЧНА СХЕМА ОПЕРАЦІЙНОГО АВТОМАТА

До складу операційного автомата входять (рис. 4.23):

  • • регістри RG 2 і RG.,. Кожен з них має один вхід D для послідовного запису, або зсуву вмісту регістра в сторону молодших розрядів, чотири входи D3, D 2 , D v D 0 для паралельного запису і чотири виходи Q3, Q2, Q1, Q0. Режиму зсуву відповідає V = О, C = 1, режиму паралельної записи даних - V = I, C = 0. Вихід Q0 молодшого розряду RG 3 з'єднаний з входом D регістра RG 2. Тому RG 3 і RG2 утворюють 8-розрядний зсувний регістр, з виходів якого знімаються часткові твори і остаточний результат ( P v ..., P 0 ). Молодший розряд P0 регістра RG 2 використовується в якості логічного умови X .. На паралельні входи даних D3, D2, D1, D0 регістра RG 2 подається множник В = B 3 B 2 B 1 B 0. Паралельні входи RG 3 підключені до виходів чотирьох логічних елементів (І). На послідовний вхід D регістра RG 3 подано 0;
  • • 3-розрядний віднімає лічильник СТ. На його паралельні входи даних D2, D1, D0 поданий код IOO2 (число 4)

Логічна схема операційного автомата для множення двійкових чисел

Мал. 4.23. Логічна схема операційного автомата для множення двійкових чисел

для фіксації закінчення операції множення. Після чотирьох циклів з виходів Q 2 , Q r (¾ лічильника знімається сигнал 0002, який за допомогою елемента 3 АБО-HE формує логічне умова Х 2 = 1 про закінчення операції множення. Сигнал на вході V задає режим паралельної завантаження даних (V = 1 ) або рахунки ( V = 0) імпульсів, що надходять на вхід Т;

  • • суматор SM. На його входи А з RG t (на схемі не показаний) подається множимое А = на входи В - сигнал Р 7 Р 6 Р 5 Р 4 з виходу RG y З виходів суматора знімається 4-розрядна сума S 3 S 2 S { S 0 , яка подається на входи чотирьох елементів І;
  • • логічні елементи, призначені для забезпечення нормальної роботи операційного автомата.
 
< Попер   ЗМІСТ   Наст >