ПРИСТРОЇ, ЩО ЗАПАМ'ЯТОВУЮТЬ

Загальні відомості

Окремі пристрої комплексу технічних засобів, що реалізують функцію пам'яті, називають пристроями, що запам'ятовують (ЗУ). В обчислювальних системах використовується широкий набір ЗУ, який поділяється на окремі класи, групи, типи по ряду характерних ознак. Наведемо короткі відомості про основну пам'яті комп'ютера, яка служить для запису, зберігання та видачі цифрової інформації в процесі її обробки обчислювальною системою.

За функціональним призначенням ЗУ поділяють на дві групи (див. Параграф 1.5): оперативні і постійні ЗУ.

За способом зберігання інформації виділяють два різновиди ОЗУ:

  • статичні ОЗУ, в яких стан елементів пам'яті при зберіганні інформації залишається незмінним. Статичні ОЗУ будуються на транзисторах;
  • динамічні ОЗУ, в яких стан елементів пам'яті (зазвичай напівпровідникових ємностей) не залишається незмінним і вимагає періодичного проведення процесу регенерації (відновлення) вихідних рівнів сигналів.

За способом занесення інформації в ПЗУ розрізняють:

  • масочний ПЗУ, в яких перемички в накопичувачі формуються в заводських умовах на заключній стадії виготовлення мікросхем пам'яті;
  • програмовані ПЗУ, в яких користувач має можливість за допомогою спеціального пристрою (програматора) один раз здійснити пережигание плавких перемичок, виходячи з власної програми або коду;
  • репрограмміруемом ПЗУ, що допускають багаторазове (сотні і тисячі циклів) перепрограмування.

Однією з основних характеристик ЗУ є ємність пам'яті - найбільший обсяг даних, який одночасно може зберігатися в ЗУ. Для її кількісної оцінки використовують біт, байт (8 біт), машинне слово (16 або 32 біта). Швидкодія може характеризуватися часом циклу записи або зчитування (вибірки) інформації і часом звернення до пам'яті, що включає в себе обидва циклу. Для оцінки енергоспоживання зазвичай використовується питома споживана потужність (з розрахунку на 1 біт). Можуть наводитися два значення питомої потужності: для зберігання і обігу.

Розглянемо на найпростіших прикладах особливості побудови і роботи статичних ОЗУ і ПЗУ.

Статичні ОЗУ. Схема ОЗУ наведена на рис. 5.8. До складу ОЗУ входять:

• дешифратори рядків ( DCX ) і стовпців ( DCY ), що забезпечують вибір необхідного елемента пам'яті (ЕП). На їх входи надходить М-розрядний адресний код А, причому на входи DCX - МХ молодших розрядів коду, на входи DCY - Му старших розрядів. Число виходів дешифратора рядків I = 2Мх, дешифратора стовпців -J = 2 Му. Для розглянутого ОЗУ Мх = Му = 2 (М = 4), I = J = 4;

Структура статичного ОЗУ

Мал. 5.8. Структура статичного ОЗУ

  • • накопичувач, можна подати у вигляді матриці з елементів пам'яті (де i - номер рядка ; a j - номер стовпця, ), розташованих уздовж рядків i і стовпців j. Стовпець є дві розрядні шини і . ЕП є бістабільних осередок (тригер), виконана на двох інверторах (див. Параграф 3.7). Транзисторні ключі призначені для підключення тригера до шин . Загальна кількість ЕП визначає інформаційну ємність ОЗУ, яка дорівнює , де - число рядків, - число стовпців, N = 16;
  • • блок ключів вибірки стовпців на транзисторних ключах відмикає по вихідному сигналу дешифратора DCY ;
  • • пристрій введення-виведення, що містить підсилювачі запису і зчитування, інвертор, призначений для отримання прямого і інверсного сигналів під час запису, що подаються на шини і два транзисторних ключа K0, K1 - для приєднання пристрою введення-виведення до розрядним шинам накопичувача;
  • • вузол управління, що складається з логічних елементів. Статичне ОЗУ має адресні входи інформаційні вхід DI і виходи (прямий і інверсний), вхід вибору мікросхеми (кристала) , вхід дозволу запису (або запису / читання) і висновки для подачі напруги живлення.

Режими роботи СОЗУ встановлюються шляхом подачі сигналів згідно табл. 5.2.

Таблиця 5.2

входи

вихід

режими

А

DI

DO

1

ф

Ф

Ф

Z

зберігання

0

1

А

1

Z

запис 1

0

1

А

0

Z

запис 0

0

0

А

Ф

D

зчитування

У режимі зберігання ключі і розімкнуті і пристрій введення-виведення відключено від решти ОЗУ.

При надходженні ключі КО і Kl замикаються. Після подачі адресного коду на виходах дешифраторів з'являються сигнали У, = 1 і Х 2 = 1 (на інших виходах сигнали дорівнюють нулю, цей випадок зображений на рис. 5.8). Сигналом Х 2 = відкриваються транзисторні ключі K0 2 j , K 2 j і тригери всіх ЕП2; рядки 2 (тобто для всіх стовпців у = 0, 1, 2, 3) підключаються до розрядним шинам ШРСГ, LUPL. Однак сигнал У, = 1 встановлює в замкнутий стан лише два транзисторних ключа КО, і К1, блоку ключів вибірки стовпців. Тому до пристрою введення-виведення виявляється підключеним тільки тригер ЕП2 ,, розташований на перетині рядка 2 і стовпця 1 (ШРО ,, ШР1,).

При запису інформації ( W / R = 0) вхідні підсилювачі відкриті сигналом VW = 1, з їх виходів на розрядні шини ШР1 ,, ШРО, надходить пряме і інверсне значення вхідних даних DI. Якщо DI = 0, то сигнали на розрядних шинах ШРО, = 0, ШР1, = 1 і в тригер елемента пам'яті ЕП2, записується 0. При подачі DI = 1 (ШРО, = 1, ШР1, = 0) в тригер запишеться 1.

При зчитуванні інформації (W / R = 1) вихідні підсилювачі відкриті сигналом VR = 1. Якщо тригер ЕП2, зберігав 0, то на розрядних шинах ШРО, = 0, ШР1, = 1 і з виходів підсилювачів знімаються сигнали DO = 0, DO = 1. Якщо ж тригер зберігав 1, то сигнали на зазначених виходах мають протилежні значення.

Постійні запам'ятовуючі пристрої працюють тільки в режимах зберігання і зчитування. Накопичувачі ПЗУ також мають матричну структуру. Функції ЕП виконують напівпровідникові діоди або транзистори (з плавкими перемичками), включені між шинами рядків і стовпців матриці. Наявність перемички відповідає, наприклад, логічній одиниці, а її відсутність - нулю. Це забезпечує енергонезалежність ПЗУ, тобто збереження інформації при відключенні живлячої напруги. Мікросхеми ПЗУ мають словникову організацію, при якій інформація зчитується в формі многоразрядного коду (слова). Сукупність елементів пам'яті в матриці накопичувача, що зберігають слово, називають осередком пам'яті. Кожна така комірка пам'яті має свою адресу. Число ЕП в осередку визначає її розрядність N. Якщо число адресних входів М, то число осередків одно 2М, а інформаційна ємність мікросхеми - 2 М × N біт. Таким чином, загальною властивістю ПЗУ є їх багаторозрядні (словникова) організація, режим зчитування як основний режим роботи і енергонезалежність.

Проілюструємо властивість енергонезалежності та принцип роботи ПЗУ за допомогою рис. 5.9, на якому зображений найпростіший варіант схеми ПЗУ, в якій використовуються напівпровідникові діоди. Постійний запам'ятовуючий пристрій містить:

  • • дешифратор DC з двома адресними A 1 , А 0 входами і чотирма виходами, що утворюють адресні шини ША00 - UIA11;
  • • п'ять розрядних шин ШР4 - ШР0;
  • • послідовні ланцюги, складені з напівпровідникових діодів і плавких перемичок (у вигляді кружечків) і підключення між адресними і розрядними шинами;
  • • п'ять електролампочок, використовуваних для індикації стану ПЗУ.

При програмуванні частина плавких перемичок перепалюється шляхом пропускання підвищеного струму через діоди. В результаті програмування в ПЗУ записується чотири 5-розрядних слова, причому збереженої перемичці відповідає рівень логічної одиниці, а перепаленою - рівень логічного нуля. При подачі на вхід дешифратора адресного коду A 1 A 0 = 01 тільки на адресній шині ША01 з'являється позитивне напруга, тобто ША01 = 1. У тих ланцюгах, де перемички збережені, лампочки загоряться

Схема ПЗУ з використанням напівпровідникових діодів

Мал. 5.9. Схема ПЗУ з використанням напівпровідникових діодів

і зафіксують рівень логічної одиниці. У ланцюгах з незбережених перемичками лампочки горіти не будуть, що відповідає фіксації рівня логічного нуля. Як випливає з рис. 5.9, для розглянутого випадку з ПЗУ зчитується 5-розрядний код 01100. Таким чином, занесена в ПЗУ інформація (дані) не залежить від напруги живлення, а визначається станом плавких перемичок.

Дешифратор (DeCoder - DC) - це комбінаційний пристрій з M входами і N виходами (М × N), перетворює М -розрядний двійковий код в N-розрядний унітарний код з єдиною одиницею або єдиним нулем. Максимальне число виходів N = 2 м відповідає всім можливим наборам сигналів на вході дешифратора. Побудуємо схему дешифратора DC, використовуваного в наведених вище запам'ятовуючих пристроях з числом входів M = 2, опис якого задано таблицею істинності (табл. 5.3). Користуючись таблицею, запишемо структурні формули в СДНФ:

Таблиця 5.3

k

входи

виходи

0

0

0

0

0

0

1

1

0

1

0

0

1

0

2

1

0

0

1

0

0

3

1

1

1

0

0

0

Дешифратор 2 × 4

Мал. 5.10. Дешифратор 2 × 4

Побудована за структурними формулами логічна схема дешифратора 2 × 4 зображена на рис. 5.10.

Флеш пам `ять. Флеш-пам'ять можна розглядати як логічний розвиток постійної пам'яті, тобто пам'яті, основним режимом роботи якої є зчитування. Її поява зумовлена прагненням розробників створити незалежну пам'ять з властивостями ОЗУ. Флеш-пам'ять як пам'ять з електричним стиранням (EPROM, EEPROM), відноситься до класу незалежній перезаписуваної пам'яті (Non-Volatile Read-Write Memory - NVRWM), однак відрізняється від неї:

  • • більш високою швидкістю запису, оскільки флеш-пам'ять має блочну структуру і дозволяє прати окремі блоки. При зміні хоча б одного байта в буфер зчитується весь блок, в якому міститься підлягає зміні байт, стирається вміст блоку, змінюється значення байта в буфері, після чого проводиться запис зміненого в буфері блоку. Така технологія знижує швидкість запису невеликих обсягів даних в довільні області пам'яті, проте значно збільшує швидкодію при послідовної запису даних великими порціями;
  • • більш низькою собівартістю виробництва, обумовленої простий організацією пам'яті.

Завдяки низькому енергоспоживанню, компактності, довговічності і відносно високому швидкодії флеш-пам'ять в даний час знаходить широке застосування в самих різних цифрових пристроях.

Пристрій осередки флеш-пам'яті. Найпростішою осередком флеш-пам'яті є структура метал-окисел-напівпровідник або МОП-структура (рис. 5.11, а), що містить:

  • • керуючий затвор (Control Gate), який виконує свої звичайні функції;
  • • плаваючий затвор (Floating Gate), завдяки якому МОП-структура має здатність зберігати двійкову інформацію. Шляхом зміни його стану кодується 1 біт даних. Зазвичай наявність заряду на затворі відповідає логічному нулю, а його відсутність - логічній одиниці. У початковому стані плаваючий затвор не має заряду.

Розглянемо основні режими роботи осередку флеш-па- мяти [19].

Програмування осередків - це процес введення електронів в область плаваючого затвора шляхом подачі напруги + Е, на керуючий затвор (рис. 5.12, а).

Фізична структура осередку флеш-пам'яті (а) і її умовне позначення (б)

Мал. 5.11. Фізична структура осередку флеш-пам'яті (а) і її умовне позначення (б)

Режими програмування (а) і стирання (б)

Мал. 5.12. Режими програмування (а) і стирання (б)

Режими читання при відсутності (а) і наявності (б) заряду на плаваючому затворі

Мал. 5.13. Режими читання при відсутності ( а ) і наявності ( б ) заряду на плаваючому затворі

Режим стирання. Зняття заряду з плаваючого затвора, або стирання вмісту комірки, проводиться туннелированием, при цьому щодо стоку подаються високе позитивне напруга + Е 2 на джерело, а на керуючий затвор негативна напруга 1. Електрони туннелируют на джерело (рис. 5.12, б).

Режим читання. У цьому режимі на керуючий затвор і стік подається позитивна напруга, при цьому під час відсутності заряду на плаваючому затворі в підкладці між витоком і стоком утворюється "-канал і виникає струм (рис. 5.13, а); при наявності негативного заряду відбувається блокування каналу і струм через транзистор не протікає (рис. 5.13, б).

 
< Попер   ЗМІСТ   Наст >