ОРГАНІЗАЦІЯ ЗВЕРНЕННЯ ДО ПАМ'ЯТІ І ПРИСТРОЇВ ВВЕДЕННЯ-ВИВЕДЕННЯ

Організація просторів пам'яті і введення-виведення

З точки зору програміста пам'ять можна уявити як упорядкований набір "розрядних осередків з довільним доступом (лінійна пам'ять). Якщо n = 8, пам'ять має байтовую організацію. Кожній комірці пам'яті зіставляється число (номер осередку), зване її адресою. Послідовність адрес становить цілочисельний ряд від 0 до 2т - 1, де т - розрядність адреси, яка визначається числом ліній адресної шини. Сукупність усіх адрес утворює адресний простір пам'яті.

Підсистему введення-виведення (ВВ) можна представити у вигляді простору IOSEG (Input / Out Segment) і правил доступу до нього. Простір IOSEG, як правило, видається набором з п осередків (портів), з довільним доступом до кожної з них. Для більшості мікропроцесорних систем розрядність портів становить 8 або 16 біт. Подібно до простору пам'яті IOSEG лінійно впорядковано. Кожен елемент IOSEG має свою адресу. Діапазон адрес залежить від числа т адресних розрядів і має межі від 0 до 2т - 1. Для адресації портів використовується 8-розрядна шина даних, тому IOSEG організовано у вигляді 256 8-розрядних портів ВВ з лінійно впорядкованими адресами від 0 до 255. Для розглянутого процесора в системі команд передбачено дві команди

Мал. 5.14. Організація звернення до пам'яті і зовнішніх пристроїв

звернення до портів: команда введення IN і команда виведення OUT.