РЕАЛІЗАЦІЯ ЗВЕРНЕННЯ ДО ПАМ'ЯТІ І ПРИСТРОЇВ ВВЕДЕННЯ-ВИВЕДЕННЯ

При 16-розрядної адресної шині мікропроцесора простір пам'яті обмежена адресами 0000-FFFF в шістнадцятковій системі, що відповідає десятковим номерами осередків пам'яті від 0 до 65 535. Необхідний обсяг пам'яті визначається типом і числом обраних мікросхем пам'яті, використовуваних як модулів пам'яті. Для розуміння принципів організації звернення до пам'яті розглянемо приклад. Будемо вважати, що необхідний обсяг пам'яті становить 4 Кбайт. При цьому пам'ять містить один модуль ПЗУ і 255 модулів ОЗУ об'ємом по 256 байт кожен. Модулі пам'яті мають вісім адресних входів.

Схема організації звернення до пам'яті для цього випадку наведена на рис. 5.14. Для звернення до пам'яті задіяно 12 ліній адресної шини. Для вибору клітинки в модулі пам'яті відведені молодші розряди адреси . Коди молодших адресних розрядів подаються на адресні входи всіх модулів одночасно. Вибір необхідного k -го модуля пам'яті здійснюється шляхом здачі сигналу низького рівня на вхід вибірки кристала модуля пам'яті. Сигнали формуються на виході дешифратора DC, на входи якого подаються сигнали старших розрядів адрес . Читання з ПЗУ і ОЗУ і запис в ОЗУ ініціюються низьким рівнем сигналів і. При високому рівні сигналів осередки пам'яті відключені від шини даних, що дозволяє використовувати адресну шину для організації звернення до пристроїв введення-виведення.

Права частина рис. 5.14 ілюструє принцип організації звернення до зовнішніх пристроїв - пристрою введення-виведення (УВВ), пристрою введення (УВВ) і пристрою виведення (УВив). Для адресації до пристроїв відведені молодші адресні розряди . Робота УВВ і УВВ ініціюється подачею сигналу записи , а УВВ і УВив - сигналу читання . C виходів пристроїв знімаються 8-розрядні операнди даних і сигнал готовності Гт (можливі також сигнали запиту захоплення, запитупереривання і ін.). При 8-розрядної адресації можливе підключення 256 УВВ або по 256 УВВ і УВив окремо.

 
< Попер   ЗМІСТ   Наст >