АПАРАТНІ ЗАСОБИ СУЧАСНИХ ПРОЦЕСОРІВ

Розглянемо основні апаратні засоби суперскалярні процесорів - засоби обробки команд і даних, а також кошти виконання команд.

Кеш-пам'ять

Для прискорення доступу процесора до основної пам'яті між ними розміщується швидкодіюча буферна пам'ять, яка називається кеш-пам'яттю (просто кешем). В сучасних універсальних процесорах використовується до трьох рівнів внутрішньої кеш-пам'яті команд і даних, яка істотно підвищує продуктивність процесора завдяки доступу до командам і даними з тактовою частотою процесора (одиниці гігагерц); в зв'язку зі значним скороченням числа звернень до зовнішньої пам'яті, які виконуються з більш низькою частотою системної шини (десятки мегагерц).

Модуль кешу містить пристрій управління пам'яттю і буфер трансляції адреси (Translation Lookaside Buffer - TLB), який перетворює адресу осередки зовнішньої пам'яті в відповідний адресу звернення до кеш-пам'яті. В буфер TLB записуються базові адреси сторінок пам'яті команд і даних, до яких виконувалися останні звернення. При зверненні до них їх базові адреси зчитуються з буфера, що прискорює формування фізичної адреси.

інтерфейсні засоби

Зв'язок процесора з основною пам'яттю і зовнішніми пристроями здійснюється з системної шини (магістралі), що складається з окремих шин адреси, даних і керуючих сигналів. Шина даних у двох напрямках. За нею в процесор передаються команди (інструкції) і здійснюється обмін даними з основною пам'яттю і зовнішніми пристроями. Ширина шини для 32-розрядних процесорів становить 64 біта, що сприяє підвищенню інтенсивності обміну даними. Для реалізації протоколів обміну з системної шиною в процесорах є пристрій (блок) шинного інтерфейсу (Bus Interface Unit - BIU). Блок BIU забезпечує видачу та прийом:

  • • необхідних сигналів для керування обміном, виконання переривань, захоплення шин, снупінга (звернення зовнішнього пристрою до внутрішнього кешу даних) і установки початкового стану (сигнал RESET);
  • • бітів парності, за допомогою яких для кожного байта адреси і даних здійснюється контроль помилок звернення до шини.

При деяких технічних рішеннях процесорів використовується зовнішня кеш-пам'ять другого рівня, виконана на окремій мікросхемі, але розміщена в одному з процесором корпусі. Для обміну даними між процесором і зовнішнім кешем передбачена окрема шина кеш-пам'яті (архітектура подвійної незалежної шини DIB). Інтерфейсні кошти таких процесорів містять додаткові контролери, що підтримують необхідні протоколи обміну даними.

Для упорядкування звернень до системної шини і кеш-пам'яті другого рівня можуть бути використані такі додаткові інтерфейсні засоби як, наприклад, буфер зміни порядку звернення (Memory Order Buffer - MOB).

 
< Попер   ЗМІСТ   Наст >