Навігація
Головна
 
Головна arrow Інформатика arrow Інформатика
< Попередня   ЗМІСТ   Наступна >

ЕЛЕКТРОННІ ТА ЛОГІЧНІ СХЕМИ ДЕЯКИХ БАЗОВИХ КОМПОНЕНТІВ КОМП'ЮТЕРА

Логічні операції AND, OR і NOT досить просто технічно виконуються на будь-яких системах елементів: і на електронних лампах, і на дискретних напівпровідникових елементах, і в інтегральних схемах. Існують численні довідники, що дозволяють вибрати підходящий варіант їх технічної реалізації.

У великих інтегральних схемах з метою уніфікації їх структури синтез логічних і обчислювальних схем виконується на базі тільки одного логічного "унікального" оператора: NOR, NAND або NORAND. Кожен з цих операторів структурно легко реалізуємо на основі базових, і навпаки, кожен базовий оператор легко конструюється з унікальних (рис. 4.10).

Реалізація AND, OR і NOT на основі унікальних операторів використовується при логічному синтезі обчислювальних схем, так як для базових операторів процедури формалізованого логічного синтезу розроблені найбільш детально і конструктивно.

Тригер. Це елемент, який може знаходитися в одному з двох стійких станів, умовно іменованих станами "0" і "1". На тригерах будуються системи статичної пам'яті, регістри, лічильники, дільники частоти і ще безліч інших комп'ютерних схем. У регістрах зазвичай використовуються тригери з роздільними входами, а в лічильниках - зі рахунковими. Зчитування інформації з тригерів зазвичай виконується за допомогою схем AND.

Тригер має два виходи: "0" (іноді іменований q -Вихід), "1" (іменований іноді q-виходом).

Якщо тригер знаходиться в стані "0", то у нього на виході q "високе" напруга (близько кількох вольт або менше), на виході q низький (зазвичай нульове) напруга; якщо тригер знаходиться в стані "0", то напруги на виході мають протилежне значення.

Структурна реалізація базових операторів

Мал. 4.10. Структурна реалізація базових операторів:

про - логічна конструкція схеми NAND; 6 - стандартне позначення схеми NAND; в - стандартне позначення схеми NOR; г - схема NOT на основі схеми NAND; - схема OR на основі схеми NAND; е - схема AND на основі схеми NAND

Тригери можуть мати окремі входи: R (Reset) - вхід установки "0", S (Set) - вхід установки "1". Кожен вхід встановлює тригер у відповідний стан, такі тригери часто називають RS-тригерами (рис. 4.11, а).

Тригери можуть мати рахунковий входтя (toggle, релаксатор), черговий імпульс "1" на рахунковому вході змінить стан тригера. Такі тригери часто називають Т-тригерами (рис. 4.11, б). Тригер, встановлений в будь-яке стан, зберігає його, до тих пір поки імпульс, поданий на один з входів, не змінить цей стан.

Стан тригера статично підтримується його напруженнями. Наприклад, сигнал "1", що надійшов на вхід S, на виході q -тригер встановить низька напруга, що надходить звідти на вхід R, і буде сприйматися як сигнал установки тригера в стан "0". Аналогічна картина спостерігається при установці тригера в стан "0": висока напруга, що надходить в цьому випадку з виходу q на вхід R, буде підтримувати тригер в стані "0". При подачі імпульсу "1" на рахунковий вхід Т цей імпульс пройде тільки через той вентиль (схему AND), який пропускає його на роздільний вхід, що перемикає тригер.

Схеми тригерів з різними входами: а - RS-тригери;  б - 7-тригери

Мал. 4.11. Схеми тригерів з різними входами: а - RS-тригери; б - 7-тригери

Наприклад, якщо тригер знаходиться в стані "1", під час вступу імпульсу на вхід Т буде відкритий вентиль, що пропускає імпульс на вхід R, і тригер перемкнеться в стан "0".

Регістр. Логічна схема трехразрядного регістра з вентилями (схемами AND) для введення і зчитування інформації показана на рис. 4.12.

У кожному ί-му розряді регістр містить RS-тригер 7) і підключену до нього для зчитування інформації схему AND - вентиль. Зчитування інформації з реєстру відбувається наступним чином: при подачі імпульсу зчитування, опитувального схеми AND всіх тригерів, на розрядні виходи α (• надійде "1" через ті вентилі, тригери яких були в стані "1".

Запис в однотактному режимі означає, що на відповідний вхід кожного тригера подається "1". При двотактному режимі запису всі входи R всіх тригерів підключаються до одного дроту установки "0", за яким спочатку все тригери обнуляються, а потім на входи S тих тригерів, які потрібно встановити в "1", подається відповідний імпульс.

Логічна схема трехразрядного регістра з вентилями (схемами AND) для введення і зчитування інформації

Мал. 4.12. Логічна схема трехразрядного регістра з вентилями (схемами AND) для введення і зчитування інформації

Лічильник. На рис. 4.13 показана логічна схема чотирирозрядний двійкового лічильника. Цей лічильник рахує від 0 до 15, а потім 16-м імпульсом скидається в "0".

На рахунковий вхід кожного наступного тригера через вентилі пройде імпульс зі входу лічильника, тільки якщо всі попередні

Логічна схема чотирирозрядний двійкового лічильника

Мал. 4.13. Логічна схема чотирирозрядний двійкового лічильника

тригери стояли в стані "1". Логічна схема десяткового тетради двійковій-десятеричного лічильника являє собою двійковий лічильник з циклом обнулення через 10 імпульсів (вважає від 0 до 9). Імпульс обнулення лічильника формується від кожного 10-го імпульсу, що надходить на вхід лічильника (при наявності в лічильнику коду 1001, тобто 9). Запис інформації в лічильник не через рахунковий вхід, і зчитування показань лічильника виконується так само, як в довічним регістрі.

Дешифратор . На рис. 4.14 показана логічна схема дешифратора трехразрядного двійкового коду.

Дешифратор за допомогою бінарного коду, що надходить на вхід, вибирає один вихід, на якому формує сигнал "1"; на інших виходах формується сигнал "0". У дешифратора n-розрядного двійкового коду може бути 2n виходів. У наведеній схемі п = 3, отже 23 = 8 виходів. Наприклад, сигнал "1" на шостому

Логічна схема дешифратора трехразрядного двійкового коду

Мал. 4.14. Логічна схема дешифратора трехразрядного двійкового коду

виході f6 буде сформований, якщо на вхід надійшов двійковий код 010, так як (табл. 4.4).

Таблиця 4.4. Таблиця істинності дешифратора

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

1

1

1

1

0

0

0

0

0

0

0

ЛОГІЧНІ ОПЕРАЦІЇ, ЩО ВИКОНУЮТЬСЯ В КОМП'ЮТЕРІ

До переліку машинних команд, які використовуються при програмуванні, обов'язково входять і деякі логічні операції. Найчастіше це операції OR (АБО), AND (І), NOT (НЕ) і XOR (додавання по модулю 2, інакше: що виключає АБО).

OR (АБО) - логічне додавання. Команда виконує порозрядну диз'юнкцію (логічне додавання - операцію OR) бітів двох чисел; встановлює 1 в тих бітах результату, в яких була 1 хоча б у одного з вихідних операндів (табл. 4.5).

Таблиця 4.5. Таблиця істинності операції OR

А

0

0

1

1

B

0

1

0

1

A OR В

0

1

1

1

AND (І) - логічне множення. Команда виконує порозрядну кон'юнкцію (логічне множення - операцію AND) бітів двох чисел; встановлює 1 в тих бітах результату, в яких у обох вихідних операндів були 1 (табл. 4.6).

Таблиця 4.6 Таблиця істинності операції AND

А

0

0

1

1

B

0

1

0

1

A AND В

0

0

0

1

XOR (виключає АБО). Команда виконує операцію складання по модулю 2 (заперечення рівнозначності), встановлює 1 в тих бітах результату, в яких вихідні числа відрізнялися один від одного (табл. 4.7).

Таблиця 4.7. Таблиця істинності операції XOR

А

0

0

1

1

В

0

1

0

1

A XOR B

0

1

1

0

NOT (НЕ) - операція заперечення. Команда встановлює зворотне значення бітів в числі (операція інверсії) (табл. 4.8).

Таблиця 4.8. Таблиця істинності операції NOT

А

0

1

NOT A

1

0

 
Якщо Ви помітили помилку в тексті позначте слово та натисніть Shift + Enter
< Попередня   ЗМІСТ   Наступна >
 
Дисципліни
Агропромисловість
Аудит та Бухоблік
Банківська справа
БЖД
Географія
Документознавство
Екологія
Економіка
Етика та Естетика
Журналістика
Інвестування
Інформатика
Історія
Культурологія
Література
Логіка
Логістика
Маркетинг
Медицина
Нерухомість
Менеджмент
Педагогіка
Політологія
Політекономія
Право
Природознавство
Психологія
Релігієзнавство
Риторика
Соціологія
Статистика
Техніка
Страхова справа
Товарознавство
Туризм
Філософія
Фінанси
Пошук